Устройство для вычисления квадратного корня Советский патент 1983 года по МПК G06F7/552 

ствующих элементов И и ИЛИ первых групп, выход каждого элемента ИЛИ первой группы соединен с первым входом соответствующего элемента И второй группы, второй вход-которого соединен с третьим выходом переноса первого разряда соответствующего сумматора, первый вход первого элемента ИЛИ второй группы соединен с выходом переноса дополнительного сумматора, выходы элементов И второй группы с первого.по (п-2)-й соединены с первыми входами элементов

ИЛИ второй группы с второго по (п-1)-й, соответственно, выходы элементов И первой группы соединены с вторыми входами соответствующих элементов ИЛИ второй группы, выходы элементов ИЛИ второй группы и выход (п.-1)-го элемента И второй группы соединены с выходами разрядов результата устройства, выходы элементов ИЛИ второй группы подключены к первым входам сумматоров по .модулю два соответствующих групп.

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КВАДРАТНСЯ-О КОРНЯ, содержащее (п -1) сумматоров (где п - разрядность выходного кода), группы элементов И, ИЛИ, группы сумматоров по модулю , два, причем входы разрядов первого операнда устройства, начиная с второго, соединены с первыми входами последних разрядов соответствующих сумматоров, выход суммы J-ro разряда i-ro сумматора (,...,п-2 ,...,i+3) соединен с первым входом (j-l)-ro разряда (i+l)-ro сумматора, первый вход первого разряда первого сумматора и вторые входы первых разрядов сумматоров с второго по (п-1)-й соединены с первыми входами сумматоров по модулю два соответстйующих групп, выход сумматора по модулю два первой группы, соединен с первым входом второго разряда первого сумматора, выход k-ro сумматора по модулю два q-и - группы соединен с вторым входом (k+1)-ro разряда (q+1) сумматора(,.,.,q; ,...,п-1), первые входы сумматоров по модулю два каждой группы соединены с вторым вхо дом последнего сумматора по модулю два этой группы, второй вход р-го сумматора по модулю два q-й группы (p lq-1)соединен с входами последнего сумматора по модулю два р-й группы, о т л и ч а ю щ е ее я тем, что, с целью -расширения функциональных возможностей за счет извлечения квадратного корня из разности квадратов двух операндов,устройство содержит две матрицы элементов И и дополнительный сугФлатор, выход суммы первого разряда которого соединен с вторым входом третьего разряда первого сумматора,выход сум-, мы второго разряда дополнительного . сумматора подключен к второму входу первого разряда первого сумматора, входь разрядов второго операнда устройства, начиная с второго, соединены с вторыми входами последних разрядов соответствующих сумматоров, входы первого разряда дополнительного сумматора соединены с входами . первых разрядов первого и второго операндов устройства, первые входы элементов И казкдой строки первой матрицы соединены с входами соот ветствующих разрядов первого опе ранда устройства с первого по (п- 5) -и, I вторые входы элементов-и каждого У1 столбца первой матрицы соединены :о с входами соответствующих разрядов первого операнда устройства с второго по п-й,первые входы элементов И о. каждой строки второй матрицы Соединены с входами соответствующих разСП рядов второго операнда устройства с первого по (п-1)-й, вторые входы элементов И каждого столбца второй матрицы соединены с входами соотвeтcffeyющиx разрядов второго операнда устройства с второго по .п-й, выходы 1-х элементов И т-х столбцов первой и второй матриц (m-sl , .. . п-1 f«1,,..,m) соединены с третьими и четвертыми входами соответственно (Я-1)-го разряда т-го сумматора, первый и второй выходы переноса первого разряда каждого сум- , ;матрра соединены с входами соответ

Изобретение относится к вычислительной технике и может быть использовано в качестве спецпроцессора в комплексе с цифровой вычислительной машиной или в специализированных вы числительных системах для оперативного вычисления корня квадратног из разности квадратов двух чисел.

Известно устройство для извлечения квадратного корня, содержащее (n-l) сумматоров (п-разрядность операндов) , элементы НЕ, группы сумматоров по модулю два, группу элементов ИЛИ, соответствующим образом рвязанные между собой l . .

Недостатком устройства являются ограниченные функциональные возможности, определяемые тем, что в -устройстве не выгчисляется квадратный корень разности квадратов двух .чисел.

Наиболее близким к изобретению является устройство для извлечения квадратного корня, содержащее 1п-1) сумматоров, (n-i) групп сумматоров по модулю два, группу элементов ИЛИ, группу элементов НЕ, группу элементов И, причем выход каждого j-ro разряда (i + O-ro сумматора ( ,-..., n-li ,..., n-i-1) соединен с п рвым входом (j-l)-ro разряда i-ro сумматора, второй вход первого разряда i-ro сумматора соединен с выходом переноса первого разряда (i+1)-ro сумматора, первыми входами i-x элементов И и ИЛИ групп, сумматоров по модулю два i-и и (п-1)-й групп, выходы сумматоров по модулю два i-и группы соединены с вторыми входами разрядов -го сумматора , вторые входы сумматоров по модулю два i-ой группы соединены с входами переноса первых разрядов сумматоров, выход i-ro элемента НЕ группы подключен к первому входу (п+1-)-го разряда i-ro сумматора,

второй вход которого соединен с выходом i-ro элемента И групцы, подключенного вторым входом к выходу переноса первого разряда (i-2)-ro сумматора, первый вход (n+2-i)-ro разряда }-го сумматора подключен к вьаходу i-ro сумматора по модулю

два (п-1)-й группы, подключенного вторым входом к входу 1-го элемента ИЛИ группы, второй вход которого соединен с выходом (1+1)-го элемента ИЛИ группы, выход (n-l)-ro элемента ИЛИ со1ёдинен с первым входом первого ci wwaTopa по модулю два каждой.i-и.группы, входом (п-1)го элемента НЕ группы и вторым входом (п-2)-го элемента ИЛИ группы, торой вход (п+2-f)-го разряда t-го сумматора соединен с входом 21-го азряда входного кода устройства, вход (2t-l)-ro разряда которого одключен к третьему входу того же азряда i-ro сумматора и входу -го элемента НЕ группы, входы 2п-го и (2п-1)-го разрядов входного кода устройства подключены к входам (п-1)го элемента ИЛИ группы и к первым входам соответственно первого и второго разрядов (n-l)-ro cs MMaTopa/ вторые входы которых соединены соответственно с выходом (п-1)-го элемента НЕ группы и входом константы логической единицы устройства, соединенного с первым входом ретьего разряда (п-1)-го сумматора, выходы переносов первых разрядов умматоров и выход (п-1)-го элеента ИЛИ группы являются выходами устройства 2 .

Недостатком известного устройтва являются ограниченные функциональные возможности ввиду того, что

в нем вычисляется корень квадратный произвольного числа, но не вычисляется квадратный корень разности квадратов двух операндов.

Цель Изобретения - расширение функциональных возможностей за счет извлечения квадратного корня из разности квадратов двух операндов.

Указанная цель достигается тем, что устройство для вычисления квадратного корня, содержащее (п-1) сумматоров (где и -разрядность выходного кода), группы элементов И, ИЛИ, группы сумматоров по модулю два, причем входы разрядов первого операнда устройства, начиная с, второго, соединены с первыми входами последних разрядов соответствующих сумматоров, выход суммы j -го разряда i-го сумматора (i 1 ,2 ,... , п-2; ,...,i+3) соединен с первым входом (j-l)-ro разряда (ifl)-r сумматора, первый вход первого разряда первого сумматора и вторые входы первых разрядрв сумматоров с второго по (п-1)-и соединены с первыми входами сумматоров по модулю два соответствующих групп, выход , сумматора по модулю два первой группы соединен с первым входом второго разряда первого сумматора, выход k-ro сумматора по модулю дваЧ -и группы соединен с вторым входом (k+1)-ro разряда (q-i-l)-ro сумматора (,...,q , .:. ,п-О , первые входы сумматоров по модулю два каждой группы соединены с вторьм; входом последнего сумматора по модулю два этой группы, второй вход Ь-го сумматора по модулю дваС| -и группы ( . . . , q-1) соединен с входами последнего сумматора по модулю два р-й группы,содержит две матрицы элементов И и дополнительный сумматор, выход суммы первого разряда которого соединен с вторьил входом третьего разряда первого сумматора, выход суммы второго разряда дополнительного сумматора подключен к второму входу первого разряда первого cy 1Maтopa, входы разрядов второго операнда устройства, начиная с второго, соедийены с вторыми входами последних разрядов соответствующих сумматоров, входы первого разряда дополнительного сумматора соединены с входами первых разрядов первого и второго операндов устройства, первые входы элементов И каждой строки первой матрицы .соединены с входами соответствующих разрядов первого операнда устройства с первого по п-1)-й, вторые входы элементов И каждого столбца первой матрицы соединены с входами соответствующих разрядов первого операнда устройства с второго по М-п, первые входы элементов .И каждой строки второй матрицы соединены с входами соответствующих разрядов второго операц

да устройства с первого по (п-1)-и, вторые входы элементов И каждого Столбца второй матрицы соединены с входами соответствующих разрядов второго операнда устройства с второго по п-й, выходы 1-х элементов ( т-х столбцов первой и второй матриц (m 1 , . . . , п -1, 1 1 , . . , , m) соединены с третьими и четвертыми входами соответственно (1+1)-го разряда т-го

0 сумматора, первый и второй выходы переноса первого разряда каждого . сумматора соединены с входами соответствующих элементов И и ИЛИ первых групп, выход каикдого элемента ИЛИ первой группы соединен с первым входом соответствующего элемента И второй группы, второй вход которого соединен с третьим выходом переноса первого разряда соответствующего сумматора, первый вход

0 первого элемента ИЛИ второй группы соединен с выходом переноса дополнительного сукматора, выходы элементов И второй группы с первого по (п-2)-и соединены с первыми входа5ми элементов ИЛИ второй группы с второго по (п-1)-и, соответственно, выходы элементов И первой группы соединены с вторыми входами соответствующих элементов ИЛИ второй

0 группы, выходы элементов ИЛИ второй группы и выход (п-1)-го элемента И второй группы соединены с выходами разрядов результата устройства, выходы элементов ИЛИ второй группы

5 ,подключены к первым входам сумматоров по модулю два соответствующих групп. .

На чертеже приведена схема УСТройства для вычисления квадратного . корня для случая, когда .

Устройство для вычисления квадратного корня содержит (п-1) сумматоров 1, дополнительный сумматор 2, матрицу 3 элементов И, матрицу 4 элементов И, сумматоры 5 по модулю два групп, элементы И б первой

руппы,элементы ИЛИ 7 первой группы, элементы И 8 второй группы, элементы ИЛИ 9 второй группы, входы

10 разрядов первого операнда, входы 11 разрядов второго операнда, выходы 12 разрядов результата.

55

Работу устройства для вычисления .квадратного корня зависимости вида представленной как х, .«О изаписанной в разрядной форме

ч у 7 V V V

60 , - X jXj- Обо4 О,

поясним на конкретном примере, где

М xt- it

x, iXjXj,.. ,)И.2, осЛо-оь...

65 Обозначим в вьфажении (2) Ъёк r(f4o.,;. чo. t / л I 2 П пИ 40.XjXj,x-x;,.,.,,0,Xif и векторы (1 l-.t .)((o.i..),i:i..O 4о..Й...,У.л. Каждьй i -и разряд ОС исксяного вектора oi определяется по выражению . ; р i. К --о,.;,..,...., ; где ) - значение переноса из ста шего разряда вектора , определяемого по выражению ) хМ4. 4x VUf-x, s« - «.4.xto. х Чх7-5 ТЯ-« е -, г xW., .rvt o-« -2 r:t«vMiHn м«МЛ . рядов векторов J( и х в схеме идет Ч Ч 1 , JJ-o , (4) iпереходный процесс. После окончания е e - величина, принимающая зна-, 60 переходного процесса на выходе дополчения. , ,ч , , нительного сумматора 2 по выразке- . То-14-21 , ЛИЮ (4у образуется вектор Х-J, кото .,( . t 1 е j.2-(-21 « 1, Е: 1 . Когда 1, . 5 иительного сумматора 2 по выражен(р При реализации вычислений в. соответствии с (3)-(.5l возможен также один из двух случаев. . Если при. -и реализации выражения (4) .оказалось, что & 0 а при даль-нейшем (1-И )-и реализации выражения (4) оказалось, что вектор §(1 , ) 5(J больше илиV равен Нулевому вектору и s:( больше или равен -нулевЬму вектору, то принимается Ы 1 и дальнейший вычислительный процесс продолжается в соответствии с (3) - (5)., Если при -И реализации выражения (4) оказалось, что t 1, а при ((+1)-и реализации выражения (4)оказалось , что ,( (, то значение последующего (1+1)-го разрядаoJ искомого вектора Х принимается равтш нулю, несмотря на то, что значение переноса из старшего разряда вектора равно еди-г нице, и вычислительный процесс продолжается аналогично по выражениям 13) -(5). Устройство работает следующим Образом. При подаче на входы знач,ций разрый поступает на вход первого сумматора 1 а на выходе переноса допол(3) образуется значение и старыего разряда искомого вектора и , которое через первый элемент ИЛИ 9 поступает на выход 12 первого разряда результата . Далее на входы первого сумма.тора .1 поступают векторых, X. .. В первом сумматоре 1 по выражению (.} реализуется разностьх) -xf 5V cyMMaS tX l S ni разность) благодаря чему на выходе его о0разуется вектор , а на третьем выходе переноса оя-аршего ; разряда первого сумматора 1 в соответствии с (3) образуется з 1ачение второго разряда oL вектора об / которое через вход первого элемента И 8 15 второй группы и второй элемент ИЛИ 9 второй группы поступает на выход 12 второго разряда результата. Аналогично на входы третьего, четвертого и пятого сумматоров 1 посзтупают 20 соответственно векторы

бШ . ifl V г 1 л 1 - л 2 7

. гт ;;И)С4) iW «15ЦШ «(5Ур1в „

л ,01 с, ,х,х,л ,да ь ) /5

при , в соответствии с (3)-(.5) на третьих выходах переносой со старших разрядов соответственно третьего, четвертого и пятого сумматоров 1 образуются значения разря- дов1( { искомого вектора и , которые через соответствующие элемеН-, ты И 8 и ИЛИ 9 поступают соответственно на выходы 12 третьего, четвёртого и пятого разрядов результа- 35 та. Если на третьем входе переноса старшего разряда -го сумматора 1 образовался в соответствии с (3) ну- ; евой сигнал, т.е. ci 0, а на первом и втором внходах переноса стар- 40 его разряда (Г-И)-го сумматора 1

образовались единичные сигналы., то на выходе -го элемента И 8 образуется единичный сигнал, который через второй вход (t-l)-ro элемента ИЛИ S поступает на выход 12 iго разряда результата благодаря чему к. становится равной единице. Если на третьем выходе переноса старшего разряда ч -го сумматора 1 образовался по выражению (3) единичный сигнал, что соответствует ot 1, а на первом и втором выходах переноса старшего разряда (i+V)го сумматора 1 образовались нулевые сигналы, то на выходе (i f 1)-гЭ сутатора 1 образовались нулевые сигналы, то на выходе (i+1)-го элемента ИЛИ 9 второй группы и соответственно на выходе 12 (i 41)-го разряда результата будет улёвой сигнал, что соответствует oi 0 независимо от того, какой сигнал будет на третьем выходе переноса (i -«-I) -го сумматора. . .

Использование дополнительного сумматора и двух матриц элементов И, а также новых связей между элементами расширяет функциональные возможности устройства. В отличие от известного устройства, в котором вычисляется корень квадратный входной величины в предлагаемом устройстве определяется корень квадратный из разности квадратов двух чисел за время переходного процесса в схеме, т.е. практически за один такт.. Этот факт способствует применению устройства в качестве элемента вычислительной системы, реализующей вычислтельный процесс в натуральном масштбе времени, например, для управле-г ния технологическими п роцессами.