Устройство для сопряжения ЭВМ с дискретными датчиками Советский патент 1983 года по МПК G06F3/04 

Изобретение относится к вычислительной технике и может быть применено 13 автоматизированных системах управления для приема информации от дискретных датчиков в

Известно устройство для сопряжения, содержащее коммутатор, дешифратор адреса счетчик адреса, блок синхронизации, схему, сравнения первый и второй регистры, первый и второй шифраторы Щ „ ;

Недостатком устройства является его сложностдз, ;

Наиболее близким по технической сущности к изобретению является устройство для сопряжения электронной вычислительной машины с дискретными датчиками, содержащее коммутатор, счетчик, блок памяти, схему-сравнения, первый и второй триггеры, блок синхронизации и блок согласования с ЭВМ 2; о :

Недостатком известного устройств является отсутствие режима маскирования, позволяющего прерывать проrpaivLMy по предварительно заданным входш-, и режимов, обеспечивающих прерывание программ рри заданных условиях состояния входных сигналов ,Ге,;ео по заданному переходу логического уровня на соответствующем входе с ;

Целью изобретения является расширение области применения устройства путем обеспечения различных режимов работало ;

Поставленная цель достигается тем, что в устройство для сопряжени ЭВМ с дискретными датчиками, содержаще€5 коммутатор, входы первой группы которого являются входами группы устройства, а выход соедикем с первым входом первого триггера, выход которого соединен с первым входом первого блока памяти, входы группы которого соединены с соответствующими входами второй группы коммутатора, входами группы блока согласования и выходами счетчика, вход которого соединен с первым выходом блока синхронизации, второй выход которого соединен с вторьвд входом первого триггера, а третий выход - с вторым входом первого блока памяти и первым входом второго триггера, второй вход которого соединен с выходом блока согласования, а выход - с первым входом блока синхронизации и входом блока согласования, выходдл группы которого являются выходами устройства, второй вход блока синхронизации является первым входом устройства, .введены второй блок памяти, первый и второй ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ и элемент И, выход которго соединен с третьим входом второго триггера, а первый и второй входы соединены с соответствующими выходами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-ИЕ, первые вхорл которых соединены с выходом первого триггера, а вторые входы являются вторым входом устройства, третий вход элемента И соединен с первым выходом второго блока памяти, второй выход которого соединен с третьим входом второго элемента ИСКЛЮЧАКХЦЕЕ ИЛИ-НЕ, входы второго блока памяти соединены с сГоответствующими входами счетчика, выход первого блока памяти соединен с третьим входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-ЦЕ, ;

На чертеже представлена функциональная схема устройства для сопряжения ЭВМ с дискретными датчиками

Устройство содержит коммутатор 1 счетчик 2, первый блок 3 памяти, второй блок 4 памяти, первый вход 5, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ б- и 7, элемент И 8, первый и второй триггеры 9 и 10, блок 11 синхронизации, блок 12 согласования, входы 13 группы, второй вход 14, выходы 1;5, :

Устройство работает следующим образом :

Установку устройства в исходное состояние производят путем загрузки блоков 3 .и ,4, В блок 3 памяти загружается информация об исходном состоянии каждого входа, в блок 4 памяти - информация о состоянии бита маски и бита условий по каждому входу.

Блок 1.1 синхронизации тактируетс от ЭВМ по входу 5 и по каждому .входному,тактовому импульсу формирует три последовательных выходных импульсдо

По первому импульсу, поступающему на вход счетчика 2, устанавливается код, по которому в коммутаторе 1 производится выбор соответствующего входа, а на выходах блоков 3 и 4 устанавливаются соответственно код состояния выбранного канала, записанный в предыдущем цикле опроса и коды состояний бита маски и бита услови;й,

По-второму импульсу производится запись входного сигнала в триггер 9/ после чего элементами ИСКЛЮЧА- ИДЕЕ ИЛИ-НЕ 6 и 7 и элементом И 8 производится сравнение уровня этого сигнала с его уровнем в предыдущем цикле опроса (режимД ), „анализ состояний бита маски (режимН) и бита условий (режим Щ), Возможно использование сочетаний режима I и режима III , при котором входной сигнал сравнивается с битом условий и его состоянием в предыдущем цикле опросДв

в режиме I первый элемент ИСКЛЮЧАЩЕЕ ИЛИ-НЕ б сравнивает текущее значение сигнала на выбранном входе устройств с его значением в предыдущем цикле onpoqae При несовпадении логических уровней этих сигналов и при разрешающем сигнале по входу 14, определяющем данный режим работы устройства, на первом входе элемента И появля|ется уровень логической . При данном режиме на остальных входах элемента И 8 установлены уровни логической ; ,

В режиме It на элемент И 8 поступет с выхода блока 4 памяти уровень логического и запрещает прерывание программы, по выбранному входу,,

В режиме Ш на второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 7 поступает текущее значение сигнала на выбранном входе устройства и значение соответствующего бита условия с выхода блока 4 памяти,

При несовпадении логических

уровней этих сигналов и при разрешающем сигнале по входу 14 на втором входе элемента И 8 появляется уровень логической Г,, при данном режиме на остальных входах элемента И 8 установлены уровни 5 логической , , ;

По третьему импульсу производится запись в блок 3 памяти состояния триггера 9, а- в триггер 10 запись выходного сигнала элемента И

0 ,8 о Сигнал с выхода триггера 10

поступает в блок 11 синхронизации, запрещая его работу, и в блок 12 согласования с ЭВМ, инициируя прерывание программ, После считывания

5 номера входа, вызвавшегопрерывание, ЭВМ сбрасывает триггер 10 и разрешает дальнейшую работу блока 11 синхронизации, ;

Таким образом, введение дополни0 льного блока 4 памяти элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЁ 6 и 7 и элемента И 8 позволяет, реализовать но.вые режимы работы устройства, сокра;щает время обслуживания запросов

5 прерывания программ и объем требуемой для этого памятлв

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ С. ДИСКРЕТНЫМИ ДАТЧИКАМИ, содержащее коммутатор, входы первой группы которого являются входами группы устройства, а выход соедине с первым входом первого триггера, выход которого соединен с первым входом первого блока памяти, входы группы которого соединены с соответ-гствующими входами второй группы коммутатора, входами группы блока согласования и выходами счетчика, вход которого соединен с первым выходом блока синхронизации, второй выход которого соединен с вторым входом первого триггера, а третий выход - с вторым входом первого блока памяти и первым входом второго триггера, второй вход которого соединен с выходом блока согласова- . ния, а выход - с первым входом блока синхронизации и входом блока согласования, выходы группы которого являются выходами устройства, второй вход блока синхронизации является первым входом устройства, отличающеес я тем, что, с целью расширения области применения устройства путем обеспечения различных режимов работы, в него введены второй блок памяти, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ- Н и элемент И, выход которого соединен с третьим входом второго i триггера, а первый и второй входы соединены с соответствующими выхо(Л С дами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, первые входы которых соединены с выходом первого триггера, а вторые входы являются вторым входом устройства, третий вход элемента И соединен с пе)вым выходом второго блока памяти, второй выход которого соединен с треть-: им входом второго элемента ИСКЛЮЧАЮ ЩЕЕ ИЛИ-НЕ, входы второго блока N5 памяти соединены с соответствующими выходами счетчика, выход первого эо блока памяти соединен с третьим входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-ЦЕ, : ю