Устройство для измерения дифференциальной нелинейности цифроаналоговых преобразователей Советский патент 1983 года по МПК H03K13/02 

4 СД 4 Изобретение относится к измерительной технике и может быть исполь зовано.для измерения дифференциальной нелинейности цифроаналоговых преобразователей (ЦАП). Известно устройство для измерени дифференциальной погрешности ЦАП, содержащее формирователь кодов, уси литель, эталонный ЦАП, арифметический блок, измерительный прибор, циф ропечатающее устройство ij . Недостаток устройства заключается в сложности функциональной схемы, обусловленной наличием образцового ЦАП, точность которого должна быть значительно выше точности проверяемого ЦАП. Наиболее близким к предлагаемому является устройство для измерения дифференциальной нелинейности ЦАП, содержащее-формирователь кодов, усилитель, первый блок аналоговой памяти и блок управления, первые выходы которого соединены через фор мирователь кодов с выходной клеммой входная клемма которого подключена к первому входу усилителя и входу первого блока аналоговой памяти, управляющий вход которого соединен вторым выходом блока управления 2 Недостатком данного устройства я ляется низкая точность из-за сметения нуля усилителя. Цель изобретения - повышение точ ности измерения. Поставленная .цель достигается те что в устройство для измерения лифференциальной нелинейности цифроаналоговых преобразователей, содержащее формирователь кодов, усилител первый блок аналоговой памяти и бло управления, первые выходы которого соединены через формирователь кодов с выходной клеммой устройства, вход ная клемма которого подключена к первому входу усилителя и входу первого блока аналоговой памяти, управляющий вход которого соединен вторым выходом блока управления, введены второй блок аналоговой памяти, арифметический блок, блок рег страции и аналого-цифровой преобразователь (АЦП), вход которого через второй блок аналоговой памяти соеди нен с первым входом усилителя, выход - через арифметический блок с блоком регистрации, а управляющий вход - с третьим выходом блока управления, четвертый выход которого подключен к управляющему входу второго блока аналоговой памяти, при этом выход первого блока аналоговой памяти соединен с вторым входом уси лителя. На чертеже приведена структурная схема устройства. Устройство содержит формирователь 1 кодов, контролируемый ЦАП 2, усилитель 3, первый вход которого соединен с входом первого блока 4 аналоговой памяти и с выходом второго блока 5 памяти. Второй вход усилителя 3 подключен к выходу первого блока 4 аналоговой памяти. Выход усилителя 3 соединен с входом второго блока 5 аналоговой памяти и через АЦП бс входом арифметического блока 7, выход которого подключен к блоку 8 регистрации. Первые выходы блока 9 управления соединены с входами формирователя 1 кодов, второй выход с управляющим входом первого блока 4 памяти, а третий и четвертый выходы - с управляющими входами АЦП и второго блока 5 аналоговой памяти соответственно. Клемма 10 является выходом устройства измерения дифференциальной нелинейности ЦАП, а клемма 11 его входом. Клемма 12 является входом контролируемого ЦАП 2, а клемма 13 его выходом. Устройство работает следующим образом. Клемму 10 соединяют с клеммой 12, а клемму 11 с клеммой 13, при этом контролируемый ЦАП 12 подключается к устройству измерения дифференциальной погрешности ЦАП, Блок 9 управления обесп,е;9йвает смену кодовых комбинаций на выходе формирователя 1 кодов, которые поступают на цифровые входы:ЦАП 2, Блок 4 аналоговой памяти обеспечивает компенсацию ошибки, обусловленной напряжением смещения усилителя 3, Блок 5 аналоговой памяти обеспечивает инвертирование, выборку и хранение сигнала, пропорционального кодовой комбинации на входе ЦАП 2 с целью последующего выделения разности при смене кодовой комбинации на входе ЦАП 2 на смежную. Усилитель 3 предназначен для формирования разностного сигнала с выходов блока 5 аналоговой памяти и ЦАП 2, АЦП 6 производит измерение выделенной разности сигналов на выходе усилителя 3, арифметический блок 7 - вычитание кода уставки, пропорционального единице младшего значащего разряда, из кода измеренной АЦП 6 разности сигналов. Блок 8 регистрациипроизводит фиксацию результата измерения. Сущность измерения дифференциальной нелинейности Мд заключается в определении отклонения двух аналоговых сигналов на выходе ЦАП, соответствующих последовательной смене кодов (смежных) на входе ЦАП от величины, соответствующей единице младшего разрязда (МЗР) f AHip J

где i - разность аналоговых сигналов, соответствующих смежным кодам;

3 JH-JP - величина выходного кода ЦАП 2 соответственно единице младшего значащего разряда.

Работа устройства состоит из следующих фаз; обнуление кода на входе ЦАП 2; коррекция смещения усилителя 3 при коде 00..00 на входе ЦАП 2 установка формирователем 1 кода измеряемой точки характеристики ЦАП 2, запоминание блоком 5 напряжения, пропорционального выходному сигналу ЦАП 2 в данной точке; смена формирователем 1 кода входного кода ЦАП 2 на смежный и выделение разностного сигнала bU на выходе усилителя 3; измерение ЦАП 6 выделенной разности л.и, вычитание из выходного кода ; ЦА1 6 кода уставки, соответствующего единице младшего значащего разряда, фиксация результата измерения блоком 8 регистрации

Рассмотрим работу устройства при измерении дифференциальной нелинейности в цикле т; при значении смежных кодов N; иИ- на входе ЦАП.

По сигналу с первых выходов блока 9 управления на выходе формирователя 1 кодов устанавливается код Ngi:: 00.-. .00, а с второго выхода на управляющий вход блока 4 а-налоговой памяти (БАП) поступает сигнал коррекция смещения нуля усилителя 3, на выходе БАП 4 устанавливается напряжение, соответствующее ошибке смещения усилителя 3, и поступает на второй вход усилителя, при этом на первом входе усилителя 3 устанавливается нулевой потенциал, затем на выходе формирователя 1 кодов устанавливается кодМ; и БАП 5 пареводится в режим выборки, при этом на выходе ЦАП 2 формируется токЗ; , на выходе усилителя 3 и входе БАП 5напряжение U а на выходе БАП 5 ток 3; . Следующими сигналами с вы5 хрдов блока 9 управления осуществляется перевод БАП 5 в режим хране ния и смена кода на входе формирователя кодов 1. и на входе ЦАП 2 устанавливается смежный код N +1, при

0 этом на выходах ЦАП 2 и усилителя 3 формируется токЗщ. и напряжение iU J4,-б-4 где 43 - разность токов на входе усилителя 3;S - коэффициент передачи усилителя 3. По импульсу запуска, поступанмцему с выхода

5 блока 9, АЦП 6 производит измерение напряжения д .

Выходной код АЦП 6, пропорциональный измеренному напряжению-а ,-(+1, поступает на входарифметического

0 блока 7. На выходе арифметического блока 7 образуется код, соответствующий разности iU tUi - Hif является мерой дифференциальной не линейности в цифровой форме. Блок 8 регистрации фиксирует результат измерения. После этого устройство переходит к измерению дифференциальной нелинейности в следующей точке характеристики ЦАП.

0

Таким образом, в предлагаемом устройстве измерения дифференциальной нелинейности ЦАП по сравнению с известными повышена точность измерения за счет исключения ошибки,

5 обусловленной напряжением смещения на входе усилителя, соединенном с выходом ЦАП и его дрейфа, введением новых блоков, позволяющих осуществить автоматическую коррекцию перед измерением в каждой точке характе0ристики ЦАП.

УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ДИФФЕРЕНЦИАЛЬНОЙ НЕЛИНЕЙНОСТИ ЦИФРОАНАЛОГОВЫХ ПРЕОБРАЗОВАТЕЛЕЙ, содержа1цее формирователь кодов, усилитель , первый Олок аналоговой памяти и блок; управления, первые выходы которого соединены через фО ирователь кодов с выходной клеммой устройства, входная клемма которого подключена к первому входу усилителя и входу первого блока аналоговой памяти, управляющий вход которого соединен с вторым выходом блока управления, отличающее с я тем, что, с целью повышения точности измерения, в него введены второй ,блок аналоговой , арифметический блок, блок регистрации и аналого-цифровой преобразователь, вход которого через второй блок аналоговой памяти соединен с первым входом усилителя, выход - через арифметический блок с блоком регистрации, a управлянмций вход - с третьим выходом блока управления, четвертый выход которого подключен к управляющему входу второго блока аналоговой памяти, при ел этом выход первого блока аналоговой памяти соединен с вторым входом усис лителя .