Динамическое запоминающее устройство Советский патент 1984 года по МПК G11C11/34 

Изобретение относится к вычислительной технике и может быть исгюльзопано R У)перативных запоминающих устройствах (ОЗУ), fiocTpoennbix на no ynpOBOAHHKOfibix Ьинамических запомииаюи И-,узлах.

Известно динамическое запоминающее устройство, содержащее блок начальной установки, элементы памяти, дешифратор, регистр строк, элементы И, ИЛИ, И-ИЛИ, шифратор, счетчик адреса, блок запуска счетчика, коммутатор адреса и блок коммутации запроса. Г егенера 1ия. ячеек па-, мяти в данном устройстве производится построчно в режиме записи-считывания 1.

Однако при страничной организации памяти объем оборудования указанного устройства увеличивается пропорционально количеству страниц памяти. Кроме того, при отсутствии обращения хотя бы по одному адресу накопителя запоминающего устройства необходимо провести одновре.менно регенерацию всего объема памяти, что приводит к резкому увеличению потребляемой устройством мощности.

Наиболее близким к предлагаемому является динамическое запоминающее устройство, содержащее блок управления, схему модификации адреса, схемы выборки адреса, регистры, схему считывания, накопители и счетчик адреса регенерации.

При необходимости провести регенерацию устройство управления устанавливает триггеры регистра запросов в единичное состояние, причем каждому триггеру соответствует определенный накопитель.

Адрес регенерации определяется по содержимому счетчика адреса регенерации. Если внешнее устройство осуществляет обращение к одной части запоминающего устройства, то в другой части в это время происходит регенерация, liocjie осуществления регенерации регистр сбрасывается в начальное состояние 2J.

Недостатком известного устройства является также значительное увеличение потребляемой устройством при регенерации.

Цель изобретения -- уменьщение мощности, потребляемо динамическим запомкнаю1цим устройством.

Поставленная цель достигается тем, что в динамическое запоминающее устройстгзо, содержащее накопители, коммутаторы, регистр числа, регистр запросов, блок управления и регистр адреса, выходы которого подключены соответственно к первым вхо дан накопителей, коммутаторов и блока управления, первый и второй выходы которого соединенр) соответственно с первым входом регистра 3aii)f)Cf)B и вторыми входами коммутаторов, вы.ходы которых подключень; К вторым входам накопителей, третьи п.чоды и выходы которых соединены соогвеивенно с третьим выходом блока упр;18ле НИИ и входами регистра числа, выходы которых являются информационными выходами устройства, информационными входами которого являются четвертые входы накопителей, введены элемент И.ЧИ, первая н вторая гругшы элементов И, группа элементов ИЛИ, первый и второй блоки приоритета, выходы которых подключены соответственно к второму входу блока управле0 ния и нервы.м входам элементов И второй группы, выходы которых соединены с первыми входами элементов ИЛИ rpyniibi и вторым входом регистра запросов, выход которого подключен к входам элемента

j ИЛИ и первым входам элементов И первой группы, выходы которых соединены с перBbfM входом второго блока приоритета, выход которого подключе) к третьим входам коммутаторов и пятым входам накопителей, п«стые входы которых соединены с выхода0 ми элементов ИЛИ группы, выход элемента ИЛИ подключен к первому входу первого блока приоритета, второй, третий и четвертый входы которого соединены соответственно с третьим входом, четвертым и пя, тым выходами блока управления, четвертый вход н вь 1ходы с шестого по девятый которого подключены соответственно к выходу элемента ИЛИ и вторым входам элементов И групгг, второго блока приоритета и элементов ИЛИ группы.

0 На фиг. приведена структурная схема динамического запоминаюп1,его устройства; на фиг. 2 - структурная схема ва|) блока синхронизации, входящего п блок управления.

Устройство (фиг. 1) содержит накопи.5 тели 1, одни из входов которых являются )шфор.мационными входами 2 уст)ойства, регистр 3 числа, выходы которого являются инфopмaц. выходами 4 устройства, коммутаторы 5, регистр 6 адреса с входами 7,

блок 8 управления, первый 9 и второй 10 блоки пр 1Оритета, регистр I I запросов, элемент ИЛИ 12, первую 13 и 14 группы элементов И и группу 15 элементов ИЛИ. Блок 8 управления (фиг. I) содержит генератор 16 импульсов, счетчик 17 импульf сов, первый дешифратор 18, счетчик 19 адреса регенерации, блок 20 синхронизации, дополнительный элемент ИЛИ 21 и второй дешифратор 22. Блок 8 имеет вхо.ць 23-27 соответственно с первого по пятый и выходы 28-37 соответственно с первого по десятый.

Блок 20 синхронизации (фиг. 2) содержит распределитель 38 импульсов, третий дешифратор 39, триггеры 40 и 41. элементы И 42 и 43 и. эле.менты И-HI: 44 и 45.

5 Рассмотрим два режима рабогы устройства: режим записи-считывания данных при отсутствии регенерации и рел(и.1 заннсисчитывяния при наличии регенерации. В первом режиме работы код адреса ячейки, к которой нeoбxoди fo обратиться в режиме записи, выставляется на входах 7, а данные - на входах 2. На входе 27 выставляется код операции (запись-считывание), а на вход 25 блока 8 управления подается сигнал запроса от внешнего устройства на обращение к устройству. Сигнал запроса поступает на один из входов элемента ИЛИ 21, на выходе которого формируется сигнал единичного уровня, поступающий на вход блока 20. При наличии всех единиц на входах элемента И-НЕ 44 на его выходе формируется сигнал нулевого уровня, поступающий на информационный D-вход распределителя 38. Под первый же тактовый импульс, поступающий на его тактовый С-вход, состояние D-входа распределителя переписывается на его первый выход, т.е. на его первом выходе формируется сигнал, нулевого уровня. Однако благодаря наличию обратной связи между выходами распределителя 38 и входами элемента И-НЕ 44 на выходе элемента И-НЕ 44 формируется сигнал единичного уровня. Под следующий тактовый импульс, воздействующий на С-вход распределителя 38, состояние его первого выхода перезаписывается на его второй выход, а на первом выходе состояние сигнала соответствует единичному уровню. Таким образом, под воздействием тактовых импульсов, формируемых генератором 16, на выходах распределителя 38 формируются сигналы унитарного позиционного кода, один из которых принимает нулевое значение, т.е. распределитель 38 формирует тактовую сетку частот. Под воздействием первого тактового импульса, поступающего с выхода 32 блока 8 на один из входов первого блока 9 приоритета, осуществляется запуск последнего. На выходе блока 9 формируется сигнал запроса, поступающий на вход 24 блока 8. Старщая часть кода адреса поступает с выхода регистра б адреса на вход дещифратора 22, который производит выбор соответствующего накопителя 1 и на одном из своих выходов формирует сигнал разрешения единичного уровня, поступающий на вход блока 20. Часть разрядов кода адреса, например младщая часть, поступает с выхода регистра 6 адреса через коммутатор 5 на один из входов накопителей 1, остальная часть разрядов кода адреса поступает на другие входы накопителей 1. По сигналу обращения, поступающему на входы соответствующего накопителя с выхода одного из элементов ИЛИ 15, осуществляется запись данных в один из выбранных накопителей I, адрес которого указан в старщих разрядах кода адреса. Считывание Данных из устройства происходит аналогично. Считанные данные с выхода соответствующего накопителя I записываются вэ регистр 3 по сигналу, формируемому блоком 8 управ.ления на его выходе 37. Декодирование кода операции (записьсчитывание слова, запись-считывание байта) осуществляется с помощью дещифратора 39. Сигнал с его выхода поступает на первый вход элемента И-НЕ 45, на второй вход которого поступает один из тактовых импульсов распределителя 38. Во втором ре.жи.ме работы по формированию на выходе счетчика 17 кода начала регенерации на выходе 28 блока 8 формируется сигнал, устанавливающий регистр II в единичное состояние, что соответствует наличию запроса на регенерацию соответствующего накопителя 1. Через элемент ИЛИ 12 сигнал запроса на регенерацию поступает на вход блока 9 и на один из входов элемента ИЛИ 21. При отсутствии запроса на запись-считывание данных на входе 25 блоков 8 блок 20 запускается через элемент ИЛИ 21 сигналом запроса на регенерацию. Блок 20 разрешает работу блока 10. Так как каждой странице памяти отведен определенный приоритет, то для определения страницы с высшим приоритетом сигналы запросов на регенерацию через элементы И 13 поступают на вход блока 10, на выходе которого выделяется запрос на регенерацию наиболее приоритетного накопителя 1. Данный сигнал подключает выход счетчика 19 через соответствующий коммутатор 5 к наиболее приоритетно.му накопителю 1. После этого на выходе 35 блока 8 формируется сигнал обращения к наиболее приоритетному накопителю 1, который через соответствующие элементы И 14 и ИЛИ 15 поступает на вход соответствующего накопителя 1. Этим же сигналом обращения с выхода элемента И 14 триггер регистра i1 запросов сбрасывается в нулевое состояние. Так как регенерация прошла не во всех накопителях 1, то на выходе элемента ИЛИ 12 присутствует запрос на регенерацию и поэтому блок 20 осуществляет второй цикл по регенерации следующего по приоритету накопителя I. Таким образом. регенерация накопителей 1 в порядке возрастания приоритетов продолжается до тех пор, пока все триггеры регистра 11 запросов не установятся в нулевое состояние. При наличии сигнала запроса от внешнего устройства на входе 25 блока 8, например, на запись данных и сигнала регенерации на выходе элемента ИЛИ 12 устройство работает аналогично вышеуказанному. При этом проводится регенерация менее приоритетного накопителя 1. Если при следующем обращении запрос на запись данных будет направлен к другому накопителю 1, то одновременно произойдет регенерация предыдущего накопителя 1. Таким образом, при наличии сигнала обращения на запись данных в один из накопителей или их считывание одновременно происходит и последовательная регенерация остаЛЬных накопителей 1. Если запрос на обращение на записьсчитывание данных формируется постоянно к одному из накопителей I, то после проведения регенерации в остальных накопител л i п ,.и г...и-..„,.г. „к.., - лях 1 и по истечении времени, заданного на регенерацию, на выходе дещифратора 18 формируется новый сигнал запроса на регенерацию, который поступает на наиболее

7/7Г приоритетный вход блока 9 с выхода 31 блока 8. При этом блок 9 осуществляет запрет на запись-считывание данных {запрос на регенерацию обладает более высоким приоритетом, чем запрос на запись-считывание) и осуществляется регенерация ос уавщегося накопителя 1. После проведения цикла регенерации осуществляется модификация адреса в счетчике 19 и на его выходе устанавливается новый адрес регенерации. Постраничная регенерация предлагаемого устройства по сравнению с известным позволяет уменьшить потребляемую устройством мощность, а процесс совмещения операций записи-считывания и регенерации позволяет повысить эффективное быстродействие памяти.

ffm 76

dZ

2S

J4

OmZI

JS

Jf

0m 2г

27

JO

ДИНАМИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопители, коммутаторы, регистр числа, регистр запросов, блок управления и регистр адреса, выходы которого подключены соответственно к первым входам накопителей, коммутаторов и блока управления, первый и второй выходы которого соединены соответственно с первым входом регистра запросов и вторыми входами коммутаторов, выходы которых подключены к вторым входам накопителей, третья входы и выходы которых соединены соответственно с третьим выходом блока управления и входами регистра числа, выходы которых являются информационными выходами устройства, информационными входами которого являются четвертые входы накопителей. отличающееся тем, что, с целью уменьшения потребляемой устройством мощности, в него введены элемент ИЛИ, первая и вторая группы элементов И, группа элементов ИЛИ, первый и второй блоки приоритета, выходы которых подключены соответственно к второму входу блока управления и первым входом элементов И второй группы, выходы которых соединены с первыми вводами элементов ИЛИ группы и вторым входом регистра запросов, выход которого подключен к входам элемента ИЛИ и первым входам элементов И первой группы, выходы которых соединены с первым входом второго блока приоритета, выход которого подключен к третьим входам коммутаторов и пятым входам накопителей, шестые входы которых соединены с выходами элементов ИЛИ группы, выход элемента ИЛИ подклюсл чен к первому входу первого блока приоритета, второй, третий и четвертый входы которого соединены соответственно с третьим входом, четвертым и пятым выходами блока управления, четвертый вход и выходы с шестого по девятый которого подключены соответственно к выходу элемента ИЛИ и вторым входам элементов И групп, второго блока приоритета и элементов ИЛИ группы. О5 ел оо ас 05

г

J7