Буферное запоминающее устройство Советский патент 1987 года по МПК G11C19/00 

Изобретение относится к вычислиельной технике и может быть -испольовано при построении буферных запо- IИнaющиx устройств системы цифровой бработки телевизионного сигнала, 5 при реализации алгоритмов сокращения

нформационной избыточности и для соласования устройств с различным емпом обработки информации.

W

Цель изобретения - повьшение быстродействия и расширение области применения устройства за счет контроля заполнения памяти.

На фиг. 1 представлена структур- |5 нал схема буферного запоминающего устройства; на фиг. 2 - структурная Схема блока анализа заполнения памя- ти; на фиг. 3 - функциональная схема фэрмирователя сигналов записи (а) и 20 формирователя сигналов счятьшания информации (б); на фиг. 4 и 5 - схемы распределителей входных и выходных данных; на фиг. 6 - схема блока приоритета на фиг. 7 - структурная схе-25 ма блока управления; на фиг. 8 - схема блока формирования временной диа-, граммы, . .

Буферное запоминающее устройство (фиг. 1) содержит накопитель 1, со- 30 стоящий из блоков 2 памяти, ретист- ры 3 входных данных, дополнительные регистры 3j -входных данных, регистры 4 адресов записи, регистры 5 ад- . ресов регенерации, шинные формирова- 35 тели 6, счетчик 7 адресов записи, счетчик 8 адресов считывания, счетчик 9 адресов регенерации, формирователь 10 сигналов записи, формирователь 11 сигналов считывания, блок приоритета, блок 13 анализа заполнения памяти, блок 14 уцравления, ре- гистры 15 выходных данных, адресные информационные входы 16 накопителя, распределитель 17 входных данных и 45 распределитель 18 выходных данных.

Блок 2 памяти содержит матрицу 19 Памяти и блок 20 формирования временной диаграммы. Накопитель 1, имеет входы 21 управления и входы-выхо- 50 Ды 22 блоков 2 памяти.

Кроме того, устройство включает вхоДь 23 и 24 регистров 3, информационные входы 25 устройства, входы 26 регистров 3 -И выходы 27 распределите-55 ля 17, управляющий вход 28 устройства, на который noq, сигнал со- провождения информации, входы 29 регистров 3, на которые поступают сигналы управления выдачей информации, выходы 30 и 31 регистров 3, вход 32 счетчика 7, выход 33 блока 14 управления, выход .34 блока 14, выходы 35 регистров 4, входы 36 регистров 4, на которые поступают сигналы управления приемом и выдачей информации с блока 14, выходы 37 регистров 4, вход 38 счетчика 9,выход 39 блока 14 выход 40 счетчика 9, выходы 41 и 42 регистров. 5, выход 43 блока 14, выходы 44 регистров 5, входы 45 и 46 шинных формирователей 6, выходы 47 блока 44, входы 48 формирователей 6, входы 49 и 50 регистров 15, выхо- ды 51 распределителя 18, управляющий вход 52 устройства (сигнал требования данных), вход 53 регистров 15, выход 54 блока 14, информационные выходы 55 регистров 5, вход 56 счетчика 8, выход 57 блока 14, управляющие входы 58 и 59 устройства, на которые поступают сигналы сопровождения информации и сигналы требования выдачи данных соответственно, выходы 60 и 61 формирователей 10 и 11, входы 62, 63 и 64, 65 блоков 13 и 12 соответственно, вход 66 блока 12 на который поступает сигнал регенерации с блока 14, выходы 67 и 68 блока 12, входы 69 и 70 блока 14, управляющий вход 71 устройства (сигнал начала телевизионного кадра), выходы 72 и 73 блока 13 входы 74 и 75 блока 12 и управляющий выход 76 устройства (сигнал пропуска телевизионного кадра).

Блок 13 анализа заполнения памяти (фиг. 2) содержит реверсивный двоичный счетчик 77, сумматоры 78 и 79, регистр 80 хранения максимального ад адреса накопителя 1, регистр 81 хранения среднего значения числа слов телевизионного кадра, формирователь 8 сигнала запрета записи, формирователь 83 сигнала считывания, элемент И-НЕ 84, выход 85 счетчика 77, входы 86 и 87 формирователя 83 и сумматора 78 соответственно, вход 88 сумматора, выходы 89 регистра 80, выходы 90 и 91 сумматора 78, входы 92 и 93 формирователя 82 и сумматора 79 соответственно, вход 94 сумматора 79, выход 95 регистра 81, выход 96 сумматора 79 и вход 97 элемента И-НЕ 84

Формирователь 10 сигналов записи (фиг. За) содержит делитель 98 частоты с коэффициентом деления 32 и триг31287238

rep 99, a формирователь 11 сигналов считывания (фиг. 36) - делитель 100 частоты, триггер 101, элемент 2-ИЛИ- НЕ 102 и элемент 2И-НЕ 103. ,

Распределитель 18 выходных данных 5 (фиг. 4) содержит счетчики 104 и 105, дешифраторы 106 и 107, элементы 2И- НЕ .

Распределитель 17 входных данных (фиг. 5) содержит счётчики 111 и 112, 10 дешифраторы 113-116, элементы И-НЕ 1 I 7- 120 и элементы НЕ 121-123.

Блок 12 приоритета (фиг. 6) содержит элементы И-НЕ 124-127. Наивысшим

лей статического типа - двум (записи и считыванию).

Преобразуя периоды записи и поступления информации через частоту, получают

2п

К-Тп Из выражения (2) видно, что часинфмакс

(2)

тота накопителя в этом случае увеличится в 2п/К раз.

Режим считывания обеспечивает считывание информации из накопителя в порядке поступления и выдачи ее в ре- приоритете, обладает режим регенера- 15 регистры 15, из которых информация

ции, затем записи и считывания.

Блок управления (фиг. 7) содер- жит блок 128, состояший из узла выработки обращения к накопителю, блок 129 выработки управляющих сигналов, 20 блок 130 управления шинными формиропобайтно по запросу (например, магнитного ленточного накопителя) передается ему.

Режим регенерации обеспечивает обращение к каждой строке матрицы 19 памяти через каждые 2 мс.

вателями, блок 131 управления счет- чиком адресов записи, блок 132 управления регистрами и блок 133 управления регистрами адресов регенерации. Блок управления предназначен для выработки временных диаграмм, управляющих работой всего устройства.

Блок 20 формирования временной диаграммы (фиг. 8) содер;кит шинные формирователи 134-137, регистры 138 и 139, элементы И-НЕ 140-151 и блоки 152-154 задержки.

Устройство может работать в режи- эс ме записи, считывания и регенерации.

Режим записи обеспечивает последовательное циклическое заполнение информацией всего накопителя 1 начиная с 0-го адреса до п - 1-го адреса с последующим переходом с п - 1-го- адреса в 0-й и т.д..

Информация, записываемая в накопитель 1, предварительно накапливается в одной из половин регистров 3. Количество регистров 3 выбирают из условия

25

30

45

40

п

X

Of

.jv,v,H

(1)

Т(, - период записи информации в запоминающее устройство;

,цн

соответствующим адресно-информационным линиям, по которым передается соответствующий адрес в блоки 2 паминимальныи период повторения поступления информации; К - коэффициент повторения периодов.55 яти накопителя I. После передачи ад- Для накопителей динамического ти- реса выходы 37 регистров 4 отключают- па коэффициент повторения периодов равен минимально трем (записи, считыванию и регенерации), для накопитеся. Поступает сигнал на вход 29 регистров 3, под действием которого выходы 30 регистров 3 подключаются к

лей статического типа - двум (записи и считыванию).

Преобразуя периоды записи и поступления информации через частоту, получают

2п

К-Тп Из выражения (2) видно, что часинфмакс

(2)

тота накопителя в этом случае увели0

эс

побайтно по запросу (например, магнитного ленточного накопителя) передается ему.

Режим регенерации обеспечивает обращение к каждой строке матрицы 19 памяти через каждые 2 мс.

С информационных входов 25 поступает информация побайтно о полном те25 левизионном кадре с учетом реализа- ции алгоритмов сокращения информационной избыточности, причем вначале последовательно заполняются регистры 3 с входами 23. Последователь30 ность заполнения буферных входных регистров 3 обеспечивается распределителем 17, выдающим на выходах 27- сигналы, позволяющие побайтно заполнять регистры. Распределитель 17 изменяет свое состояние под действием сигнала сопровождения информации на входе 28. Как только произойдет заполнение п буферных входных регистров, что соответствует количеству байтов N 2п, формирователь 10 вырабатывает сигнал занесения информации в накопитель I, который с выхода 60 поступает на вход 63 блока 12. С выхода 67 вьщается сигнал ЗП1, по5 ступающий на вход 69 блока 14. Последний вырабатывает сигналы, поступающие на входы 36 п регистров 4 и входы 29 п регистров 3, а также управляющие сигналы на входы 21 накопителя 1. Под действием этих сигналов выходы 37 регистров 4 подключаются Л

0

0

соответствующим адресно-информационным линиям, по которым передается соответствующий адрес в блоки 2 накопителя I. После передачи ад- реса выходы 37 регистров 4 отключают-

яти накопителя I. После передачи ад- реса выходы 37 регистров 4 отключают-

ся. Поступает сигнал на вход 29 регистров 3, под действием которого выходы 30 регистров 3 подключаются к

соответствующим адресно-ит юрмацион- ным линиям, по которым передается информация, принятая с входов 25. После передачи информации (чисел) п регистров 3 и п регистров 4 обнуляются Счетчик 7 увеличивает свое значение на единицу под действием сигнала (+1АЗП), поступающего с выхода 33 блока 14. После изменения состояния счетчика 7 на единицу с блока 14 на входы 36 регистров 4 поступает сигнал, переписываю1ций значения адреса чисел со счетчика 7 в регистр 4.

Пока с первых п регистров 3 переписывается информация в накопитель 1, 15 лы, подключающие входы-выходы 45 к

во вторые п регистров 3 записывается информация, поступающая с входов 25, причем время заполнения регистров 3 выбирают исходя из времени, необходимого для считывания и регенерации информации.

При заполнении вторых п регистров. 3 информацией формирователь 10 вырабатывает сигнал записи, который поступает на вход 63 блока 12 приоритета, с выхода которого сигнал подается в блок 14. Последний выдает сигналы на выходы 36, подключающие выходы 37 регистров 4 к соответствующим входам-выходам 16, по которым передается адрес записи чисел, а на входы 29 вторых п регистров 3 поступают сигналы, подключающие выходы 31 к соответствующим входам-выходам 16. По адресно-информационным линиям в п блоков 2 памяти накопителя 1 передаются соответствующие адреса и информация, которая должна быть записана в матрицы.19 памяти по этим адресам. После занесения информации вторые п регистров 3 и п регистров 4 обнуляются.

Счетчик 7 увеличивает свое значеСигнал регенерации вырабатывается блоком 14 и по нему происходит об- нне на единицу под действием сигнала 5 ращение к накопителю 1, по сигналу (+1 АЗП), поступающего с блока 14. с выхода 43 блока 14 на вход 42 ре- Изменение счетчика 7 происходит одно- . гистров регенерации поступает сигнал, временно с выдачей адреса регистра- подключающий вькоды 44 к адресно-информационным входам-выходам 16. Адре50

ми 4 адреса записи чисел. Переписывание адреса счетчиков 7 в регистры 4 происходит в промежутке времени соответствующем записи информаг ЦИи в накопитель 1.

В режиме считывания при наличии сигнала СЧ, вырабатываемого формирователем 11, на выходе 61 формируется сигнал, поступающий на вход 65 блока 12. С блока 2 сигнал подается на вход 70 блока 14. Последний

55

са через входы-выходы 22 поступают в соответствующие блоки 2 памяти.

. Одновременно с выдачей адреса с регистров 5 с выхода 39 блока 14 на вход 38 поступает сигнал +1 Per, увеличивающий значение счетчика 9 на единицу. После того, как адрес с регистров регенерации будет снят, с блока управления на входы 42 поступает сигнал, переписывающий адрес счет

формирует импульсы обращения к нако- , пителю. На выходы 46 с блока 14 поступают сигналы, подключающие выходы счетчика 8 через со ответствующие входы 48 формирователей 6 и выходы 45 к адресно-информационным входам-выходам 16. Соответствующее значение адреса с шинных формирователей поступает на входы-выходы 22 блоков 2 памяти накопителя 1. Информация по данному адресу считывается с накопителя 1 и поступает на адресно-информационные входы-выходы,на управляющие входы 46 с блока 14 поступают сигнавходам 49 регистров 15. На вход 53 с выхода 54 блока 14 поступают сигналы приема информации в регистры 15. В момент передачи информации из на20 копителя блоком 14 вьфабатывается

на выходе 57 блока 14 импульс +1 АС 4 поступающий на вход 56 счетчика 8 и увеличивающий его значение на единицу. Выходы регистров 15 объединя25 ются, поэтому выход 55 будет состоять из восьми шин.

Подключение регистров 15 к входам- выходам осуществляется под действием распределителя 18, который выдает дан30 ные по запросу терминала, поступающего на вход 52 распределителя 18.

Режим регенерации предназначен для обновления информации. Регенерация информации осуществляется путем

j обращения к каждой строке не реже через каждаш 2 мс (1 мс). Весь временной период между регенерациями ; разделен на число строк, получаются отдельные промежутки времени. Регене40 рация к каждой строке происходит че- рез равные промежутки времени.

50

55

са через входы-выходы 22 поступают в соответствующие блоки 2 памяти.

. Одновременно с выдачей адреса с регистров 5 с выхода 39 блока 14 на вход 38 поступает сигнал +1 Per, увеличивающий значение счетчика 9 на единицу. После того, как адрес с регистров регенерации будет снят, с блока управления на входы 42 поступает сигнал, переписывающий адрес счет712872

чика регенерации в регистры 5.

При рассмотрении режимов работы буферного запоминающего устройства не учитывалась достаточность ячеек памяти для размещения полного телеви- j зионного кадра при реализации алгоритмов сокращения информационной из- быточности без учета информационного переполнения или опустошения накопителя I . Для этой цели в устройство 10 введен блок 13 анализа заполнения памяти. На входы 62 и 64 двоичного реверсивного счетчика 77 поступают сигналы записи ЗП И считывания СЧ с формирователей 10 и 11, причем при по- J5 стугшении сигнала ЗП счетчик 77 увеличивает свое значение на единицу, а при поступлении СЧ - уменьшает на единицу. На .выходе 85 счетчика 77 в 1юбой момент времени зафиксировано 20 количество ячеек, занятых текущей информацией. Начальная установка счет- чика 77 осуществляется под действием сигнала НУ, вырабатываемого блоком управления. Начальная установка осу- ществляется в момент подачи питания на буферное запоминающее устройство.

Выход 85 счетчика 77 соединен с формирователем 83, предназначенным для запрета обращения к памяти при ее 30 полной очистке. Формирователь 83 состоит из элемента И-НЕ. Как только счетчик установится в нулевое состояние, на выходе появляется сигнал ЗАЛ СЧ, который поступает на блок 12 35 приоритета и запрещает считывание информации из накопителя 1. Выход 85 счетчика 77 связан также с первым входом 87 сумматора 78, на второй вход которого поступает информация о 40 максимальном адресе с выхода регистра 80.

Регистр 81 предназначен для хранения числа слов (N), необходимых для размещения в памяти.45

N -2 К,-С

где Т - период действия телевизионного кадра; - средний коэффициент сокращения избыточности; С - количество байтов в слове. Сумматор 79 выполнен аналогично сумматору 78. Выход 96 является выхо- дом знакового разряда. Если на выходе знак О, то не произойдет переполнения, если 1, то произойдет переполнение памяти.

38

При поступлении на нход 97 элемента И-НЕ 84 знака числа 1 и сигнала НТК (начало телевизионного кадра) на вход 71 на выходе 76 формируется сигнал ПТК (пропуск телевизионного кадра).

Таким образом, принцип работы блока 13 анализа заполнения памяти ос- основан на том, что в момент прихода сигнала НТК на сумматор 78 происходит определение количества свободных чисел; Ч, в памяти:

4i макс t

где А - максимальное значение адреса, или максимальное количество чисел памяти, хранящихся в регистре 80; А - текущее значение количества длин памяти, занятых под хранение кадра,поступающее со счетчика 77. На сумматоре 77 происходит определение достаточности или недостаточности ячеек памяти для размещения телевизионного кадра с учетом сокращения информационной избыточности: . , L ,Ч,

где 4j - количество ячеек памяти, необходимых для размещения телевизионного кадра с учетом информационной избыточности и выдачи чисел терминалу

ц - - J. т Чг - .-- +L.

- где KQ - количество байтов полного

телевизионного кадра; Kj - коэффициент сокращения избыточности (10-50); L - число считывания чисел из

Накопителя 1 за время действия кадра

-It

где t - время действия (период) одного телевизионного кадра; tj, - время, необходимое для принятия одного числа терминалом.

П.од числом понимают информацию, записанную по одному адресу в нако- питель 1.

На выходе 96 сумматора 79 формируется сигнал в знаковом разряде О, если ячеек достаточно для размещения кадра, и 1, если ячеек для размещения телевизионного кадра недостаточно. При поступлении этого сигнала на элемент И-НЕ 84 на второй

вход поступает сигнал НТК. При недостаточности яч.еек на выходе элемента И-НЕ84 формируется сигнал ПТК, пропускающий телевизионный кадр.

Формирователь 10 сигналов записи работает следующим образом.

На вход 58 делителя 98 частоты поступает сигнал сопровождения информации. На выходе А2 счетчика появляется каждьш 32 импульс отрицательной W полярности ЗАИ ЗУ, поступающий/:на ус- тановочньй вход триггера, устанавливая его в состояние ЗП (запись). На вход сброса триггера поступает сигнал Сбр ЗП по окончании записи числа в накопитель 1.

Формирователь 11 сигналов чтения работает следующим образом.

На вход 59 делителя 100 частоты поступает сигнал терминала, под действием которого делитель 100 меняет свое состояние. На выходе А2 появля- етс я отрицательный сигнал.через каждые 32 импульса. На первый вход элемента ИЛИ-НЕ-И 102 поступает сигнал НУ (неначальная установка), на второй - сигнал с выхода А2 делителя 100. Выход элемента 102 соединен с входом элемента 2И-НЕ 103, выход которого связан с одним входом триггера 101, устанавливая его в состояние I (ЧТ). По окончании чтения чисел из накопителя 1 из блока 14 управления поступает сигнал Сбр ЧТ, устанавливающий триггер 101 в чое состояние.

Выдача информации при считывании осуществляется подачей считанной информации с матрицы 19 памяти, поступающей на входы шинных формирователей 134-137, на управляющих входах ВК и УВ которых формируется сигнал О.

Ввод данных при записи осуществляется также как и при записи адреса числа, отличие заключается в том, что число не заносится в регистры 138 и 139.

15 Формула изобр е т е и и я

20

Блок 20 формирователя временной Диаграммы работает следующим образом.

С адресно-информационных входов- выходов 16 адрес обращения к ячейке памяти поступает на входы 22 щинных формирователей 134-137. При этом для управления режимом работы формирователями на их входы ВК подается логический О, а на УБ - 1. С вы- ходов шинных формирователей адрес записи или чтения числа поступает на входы многорежимных буферных регистров 138 и 139, выходы которых ббъеди- Нены. Управление занесением адреса В регистры 138 и 139 осуществляется .под действием сигнала С1, формируемого блоком 150 задержки и элементами И 146 и 147. Выдача адреса осуществляется под действием сигналов ЗА1 и ЗА2, формируемых блоком задержки.

Вуферное запоминающее устройство, содержащее блоки памяти, управляющие входы которых подключены к выходам группы блока управления, регистры входнь1х данных, выходы которых подключены к входам-выходам .соответствующих блоков памяти, входы регистров входных данных являются информацион25 ными входами устройства, регистры выходных . данных , управляющие входы которых подключены к первому выходу блока управления, выходы регистров выходных данных являются информацион30 ными выходами устройства, выходы

счетчика адресов записи, счетчика адресов считывания и счетчика адресов регенерации подключены соответственно к второму, третьему и четвертому исход- 35 выходам блока управления, отличающееся тем, что, с целью повьщ1ения быстродействия и расщире- ния области применения за счет контроля заполнения памяти, оно содержит

40 регистры адресов записи, регистры адресов регенерации, шинные формирователи, блок приоритета, формирователь сигналов считывания, формирователь сигналов записи, блок анализа запол45 нения памяти, распределитель входных данных, распределитель выходных данных и дополнительные регистры входных данных, выходы которых подключены к выходам соответствующих регистров

5Q входных данных и к информационным входам первых групп соответствующих шинных формирователей, выходы которых подключены к информагщонным входам соответствующих регистров выходных

55 данных, управляющие входы группы которых подключены к выходам распределителя выходных данных, вход которого является первым управляющим входом устройства, выходы счетчика адреВыдача информации при считывании осуществляется подачей считанной информации с матрицы 19 памяти, поступающей на входы шинных формирователей 134-137, на управляющих входах ВК и УВ которых формируется сигнал О.

Ввод данных при записи осуществляется также как и при записи адреса числа, отличие заключается в том, что число не заносится в регистры 138 и 139.

W

15 Формула изобр е т е и и я

сов регенерации подключены к информационным, входам регистров адресов регенерации, выходы которых подключены к входам-выходам соответствующих блоков памяти, выходы счетчика адресов записи подключены к информационным входам регистров адресов записи, которых подключеШ к входакГг выходам соответствующих, блоков памяти, управляющие входы группы регистров входных данных и дополнительных регистров входных данных -под- ключены к выходам распределителя входных данных, вход которого явля- ется вторым управляющим входом устройства, выходы счетчика адресов считывания подключены к информационным входам вторых групп шинных формирователей угпрАвпяющле B ofjfn которых подключены к пятому выходу блока управления , шесфой и седьмой выходы которых подключены к управляющим входам соответственно регистров адресов регенерации и регистров адресов записи, управляющие входы регистров входных данных и дополнительных регистров входных данных подключены к

0

5

0

5

восьмому выходу блока управления, первьй вход которого является третьим уйравляющим входом устройства, первый вход блока приоритета подключен к первому входу блока анализа заполнения памяти и к выходу формирователя сигналов записи, вход которого является четвертым управляющим входом устройства, второй вход блока прийритетов подключен к второму входу блока ач аляза заполнения памяти и к выходу формирователя сигналов считывания, вход которого является пятым управляющим входом устройства, третий и четвертый входы блока приоритета подключены соответственно к первому и второму выходам блока анализа заполнения памяти, третий выход и третий вход которого являются соответственно управляющим выходом и шестым управляющим входом устройства, первый и второй выходы блока приоритета подключены соответственно к второму и тре- третьему входам блока управления, девятый выход которого подключен ,к пятому входу блока приоритета.

1.

Фиг.З

I II

C3l

I

1

iL.

IQiP I

IT CNJ

Ю cvi

-1и г

Ы---51

S5

Г-

Э

3E ErTtI J.

«SJ

1 «a ci;

iP

CVJ I Q Ql

lEEal L

ITTT

ЧЭ

III ГУ

СчГ

Оэ

1 Ico

SS

S

op Cvj

69, 70.

Фис. 6

(Риг.7

Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств системы цифровой обработки сигнала, при реализации алгоритмов сокращения информационной избыточности и для согласования устройств с различными темпами обработки информации. Цель изобретения - повьшениё быстродействия и расширение области применения буферного запоминающего устройства за Счёт контроля заполнения памяти. Устройство содержит накопитель, состоящий из блоков памяти, регистры входных данных, регистры адресов записи, регистры адресов регенерации, шинные формироватеши, счетчик адресов записи, счетчик адресов считывания,счет- . чик адресов регенерации, формирова- тель сигналов записи, формирователь сигналов считывания, блок приоритета и блок анализа заполнения памяти. Устройство работает в режиме записи, считывания и регенерации данных. В режиме записи данные поступают последовательно в п регистров входных данных, после чего переписываются в накопитель начиная с 0-го адреса по (п-1)-й адрес. Во время перезаписи осуществляется запись данных и в другие регистры входных данных. Кроме того, с помощью блока анализа определяется число свободных ячеек Накопителя и выясняется достаточно ли свободных ячеек памяти для размещения телевизионного кадра. Если ячеек памяти недостаточно, формируется сигнал пропуска телевизионного кддра. Запись, будет продолжена после переписи данных из регистров .данных в накопитель I. 8 ил. (Л го 00 го со ОС