Устройство для контроля цифровых узлов Советский патент 1984 года по МПК G06F11/08 

Изобретение относится к автоматизированному контролю узлов дискретной техники и может быть использовано при производЕтвенном и эксплуатационном контроле указанных узлов. Известно устройство для контроля объектов дискретной техники, содержащее генератор тестовых сигналов, выходы которого подключены к входам объекта контроля, к выходам которого подключается вход анализатора сиг натур, а также узел управления, выхо ды которого подключены к управляющим входам генератора тестовых сигналов и анализатора сигнатур tO Наиболее близким по технической сущности к .предлагаемому является устройство контроля объектов дискрет ной техники, содержащее генератор псевдослучайных последовательностей, анализатор сигнатур, узел управления узел регистрации и индикации, причем выходы объекта контроля соединены соответственно с информационными вхо дами анализатора сигнатур, выходы которого соединены с информационными входами узла регистрации и индикации управляющий вход которого соединен с первым выходом узла управления, второй выход которого соединен с управляющим входом анализатора, третий выход узла управления соединен с вхо дом генератора псевдослучайных после довательностей, выходы которого соединены с входами объекта контроля 2 Недостатком известного устройства контроля является его сложность, заключающаяся в наличии генератора псевдослучайных последовательностей. Цель изобретения - упрощение устройства. Поставленная цель достигается там, что в устройстве для контроля Щ1ФРОНЫХ узлов, содержащем анализатог сигнатур г блок индикации и блок упраа.пйния, причем первый выход блока управления соединен с синхровходом анализатора сигнатур, установочный вход которого соединен с вторым выходе-.-; блока управления, третий выKo,L, которого соединен с управляющим входом акалинатора сигнатур, выходы которого соединены соответственно с информационньми входами блока инди кации, управляющий вход которого сое динен с четвертым выходом блока управления, информационные входы анали затора сигнатур соединены соответственно с выходами проверяемого узла, зходы проверяемого узла соединены соответстузенно с выхо/дами анализатора сигнатур. Блок управления содержит генератор тактовых {дапульсов, делитель частоты, распредели:тель импульсов, триггер,, члеиент И.ЛК, причем выход генератора тактовых импульсов соедийен с входом делителя частоты и является первым выходом блока, второй выход которого соединен с первым выходом распределителя, с первьам входом элемента ИЛИ, выход делителя частоты соединен с входом распределителя импульсов, второй выход которого соединен с единичным входом триггера, нулевой вход которого соединен с выходом элемента ИЛИ, выход триггера является третьим выходом блока, четвертый выход которого соединен с BTOptoM входом элемента ИЛИ, с зсретьим вьгходом распределителя. На фиг. 1 приведена структурная схема предлагаемого устройства; на фиг. 2 - схема анализатора сигнатур; на фиг. 3 - схема блока управления; на фиг. 4 - временная диаграмма блока управления. Устройство содержит проверяемый узел 1, анализатор 2 сигнатур, блок 3 индикации и блок 4 управления. Анализатор сигнатур содержит триггеры 5, сумматоры 6 и 7 по модулю два, элементы И 8. Блок управления содержит генератор 9 тактовых импульсов, делитель 10 частоты, распределитель 11 импульсов, триггер 12 и элемент ИЛИ 13. Устройство работает следукадим образом. Блок 4 управления устанавливает в исходное состояние анализатор 2. При отсутствии реакции объекта контро ля анализатор 2 формирует псевдослучайные последовательности, поступающие о его выходов на входы узла 1 контроля, блок -4 управления формирует интервал анализа анализатора 2 таким образом. Чтобы состояние узла 1 контроля было определено к началу интервала анализа. На интервале анализа анализатор 2 формирует сигнатуру реакций узла 1 контроля, при этом на выходах анализатора 2 формируются последовательности, статистические свойства которых соответствуют псевдослучайным (это следует из равновероятности сигнатур). Последовательности с выходов анализатора 2 поступают на входы узла 1 контроля. По окончании интервала анализа по сигналу блока 4 управления сигнатура реакции узла 1 контроля, сформированная анализатором 2, запоминается и преобразуется блоком 3 в буквенно-цифровую форму. Полученная таким образом сигнатура сравнивается с эталонной сигназ рой, характеризующей исправный узел данного типа, приведенной в документации на объект. На фиг. 4 обозначено: Т - шаг дискретизации; К - положительное целое ЧИСЛО;а - тактовые импульсы на выходе генератора 9; S , 6 , 9 соответственно сигнал установки исходного состояния блока 2 и начала блокировки реакций узла контроля (т.е. определения его состояния), сигнал окончания блокировки реакций и начала интервгипа анализа, сигнал окончания интервала анализа и начала индикации сигнатуры; г - сигнал, определяющий интервал анализа анализатора сигнатур.

Использование данного устройства контроля цифровых узлов исключает необходимость в генераторе псевдослучайных последовательностей, что упрощает устройство контроля.

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее анализатор сигнатур, блок индикации и блок управления, причем первый выход блока управления соединен с синхровходом анализатора сигнатур, установочный вход которого соединен с вторым выходом блока управления, третий выход которого соединен с управляющим входом анализатора сигнатур, выходы которого соединены соответственно с информационными входами блока индикации, управляющий вход которого соедииен с четвертым выходом блока управления, информационные входы анализатора сигнатур соединены соответствен но с выходами проверяемого узла, отличающееся тем, что, с целью упрощения устройства, входы проверяемого узла соединены соответственно с выходами анализатора сигнатур. 2. Устройство по П.1, отличающееся тем,, что блок управления содержит генератор тактовых импульсов, делитель частоты, распределитель импульсов, триггер, элемент ИЛИ, причем выход генератора тактовых импульсов соединен с входом делителя частоты и является первым выходом блока, второй выход которого е соединен с первым выходом распредели (Л теля, с первым входом элемента ИЛИ, выход делителя частоты соединен с входом распределителя импульсов, второй выход которого соединен с единичным входом триггера, нулевой вход которого соединен с выходом элемента ИЛИ, выход триггера является третьим выходом блока, четвертый выход которого соединен с вторым BXd дом элемента ИЛИ, с третьим выходом 00 4: распределителя. СО

От узла S

yj/fy 2

Фиг. г

/

J