Изобретение относится к радиотех нике и может быть исполь:.овано в системах передачи данных. Известно устройство контроля качества канала связи, содержащее пос ледовательно соединенные интегратор компаратор, регистр сдвига, счетчик выход которого подключен к первым входам двух элементов сравнения, вы ходы которых подключены к двум входам элемента ИЛИ, а также хронизатор выходы которого подключены соответственно к второму входу компаратора и вторым входам элементов сравнения а дополнительный выход подключен к тактовому входу регистра сдвига l Однако это устройство не позволя ет выявить количество ошибок на заданном интервале наблюдения, что снижает точность и эффективность контроля. Наиболее близким по технической сущности к предлагаемому является устройство для контроля качества канала связи, содержащее компаратор первый вход которого соединен с выходом интегратора, а второй вход соединен с первым выходом синхронизатора, второй выход которого соединён с входом элемента задержки и первый счетчик информационных символов , вход которого соединен с выходом компаратора, а второй вход соединен с выходом элемента задержки блок мелениякодов и блок сравнения при этом в.торой выход синхронизатора подключен к вторым входам первого и второго элементов сравнения, выход каждого из которых подключен к соответствующим входам элемента ИЛИ счетчик интервалов анализа и последовательно соединенные счетчик ошибок, блок деления кодов и блок регистрации, при этом выход элемента ИЛИ соединен с входом ошибок, а второй вход синхронизатора соединен с вторым входом блока регистрации и с входом счетчика интервалов анализа выход которого соединен с вторым входом блока деления кодов 2J. Однако устройство не позволяет получить информацию об уровне помех на каждом интервале наблюдения, что снижает точность и эффективность контроля. Цель изобретения - повышение точ ности контроля качества канала связи Поставленная цель достигается тем что в устройство для контроля качества канала связи, содержащее компаратор, первый вход которого соединен с выходом интегратора, а второй вход соединен с первым выходом синхрониза тора, второй выход которого соединен с входом элемента задерн ки, счетчик информационных символов, первый вход которого соединен с выходом коМпаратора, а в--ооЙ вход соединей с выходом элемента задержки, блок деления кодов и блок сравнения, введены блок вычитания, блок памяти и элемент И, причем первый вход блока вычитания соединен с выходом счетчика информационных символов, второй вход соединен с вторым выходом синхронизатора, а первый вход элемента И соединен с выходом блока вычитания и первым входом блока сравнения, выход которого подключен к второму входу элемента И, выход которого подключен к первому входу блока деления кодов, второй вход которого, второй вход блока сравнения и третий вход блока вычитания соединены с соответствующими выходами блока памяти. На фиг. 1 приведена структурная электрическая схема устройства для контроля качества канала связиj на фиг. 2 - временные диаграммы, поясняющие работу устройства. Устройство содержит компаратор 1, первый вход которого соединен с выходом интегратора 2, второй вход с первым выходом синхронизатора 3, а второй выход которого соединен с входом элемента 4 задержки, счетчик 5информационных символов, первый вход которого соединен с выходом компаратора 1, а второй вход - с выходом элемента 4 задержки, блок 6вычитания, блок 7 памяти, блок 8 сравнения, первый вход которого соединен с выходом- счетчика 5 информационных символов, второй вход . которого подключен к второму выходу синхронизатора 3, элемент И 9, выход которого соединен с первым входом блока 10 деления кодов. Устройство работает следующим образом. На вход интегратора 2 поступает аддитивная смесь бинарного сигнала с шумом (фиг. 20|) . Интегрированное напряжение фиг. 2б поступает на ком--паратор 1, который с определенной Частотой опрашивается сигналом с выхода синхронизатора 3 (фиг. 2). Если во время опроса сигнал с интегратора 2 превышает порог, то вырабатывается сигнал (фиг. 2-), который записывает единицу в младший разряд счетчика 5 информационных символов (фиг. ) ., Состояние счетчика U Ьля приведено 3 разряда (фиг. 20,е,Ж), где /м - вес принятой двоичной последовательности за N отсчетовj в течение которых производится анализ состояния канала связи, анализируется с помощью блока 6 вычитания.. Число отсчетов N выбирается в зависимости от необходимого интервала наблюдения. Блок 6 вычитания опрашивается сигналом с выхода синхронизатора 1 (фиг. 2), определяюВДего временные соотношения работы
устройства. Этим же сигналом, задержанным на времясрабатывания блока
6, производится опрос счетчика 5 (фиг. 2и), На второй вход блока 6 вычитания подается значение 1 - априорно известного среднестатического веса информационной последовательности за W отсчетов (фиг. 2i;,A,M), например, в приведенной временной диаграмме W 4, информация представлена в двоичном коде тремя разрядами и постоянно хранится на выходе 7
Памяти после включения устройства. Результаты вычитания поступают на блок 8 сравнения и на входы элемента И 9. (фиг. 2н, о). На рисунке /фиг. 2,с условно показано два младших разряда выхода вычитания. Пороговые значения хранятся в блоке
7памяти. Если значение разности превышает один из порогон, то вырабатывается сигнал ошибки е и одновременно опрашивается элемент И 9. Например, в блоке памяти пороговые значения (W-W) 000 и (W-W(,() ОТО
(в двоичном коде. Результат вычитания, поступивший на блок 8 сравнения, в данном случае не превы1иает заданные пороги, поэтому сигнал ошибок вырабатываться не будет, иинформация с
выхода блока 6 вычитания не пройдет на вход блока 10 деления кодов изза отсутствия разрешающего сигнала для элемента И 9. В противном случае информация с выхода блока 6 вычитания поступит на вход блока 10 деления кодов, на второй вход которого подается значение числа отсчетов N , которое хранится в блоке 7 памяти в двоичном коде. В результате на выходе
блока 10 получается код величины частости ошибок согласно формуле
(W - Wjj)/N..
Таким образом, использование пред мого устройства позволяет количественно оценивать уровень помех на каждом интервале наблюдения, что повышает точность и эффективность контроля качества канала связи.
название | год | авторы | номер документа |
---|---|---|---|
Устройство приема контрольной информации | 1989 |
|
SU1672581A1 |
Анализатор качества канала связи | 1983 |
|
SU1088139A1 |
УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАНАЛА СВЯЗИ | 2007 |
|
RU2352072C1 |
Устройство для исправления ошибок в волоконно-оптических цифровых системах передачи информации | 1989 |
|
SU1608730A1 |
Устройство для декодирования двоичных блочных кодов, согласованных с многопозиционными сигналами | 1987 |
|
SU1587644A1 |
Устройство для контроля качества канала связи | 1982 |
|
SU1075424A1 |
Устройство для исправления ошибок в волоконно-оптических системах передачи информации | 1990 |
|
SU1809534A1 |
Устройство для контроля качества каналаСВязи | 1979 |
|
SU836801A2 |
УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ПО ЦИКЛАМ | 2002 |
|
RU2239953C2 |
Процессор для идентификации и адресования событий | 1983 |
|
SU1188748A1 |
УСТРОЙСТВО ДЛЯ КОНТРОЛЯ, КАЧЕСТВА КАНАЛА СВЯЗИ, содержащее компаратор, первый вход которого соединен с выходом инт егратора, а второй вход соединен с первым выходом .синхронизатора, второй выход кото-: рого соединен с входом элемента задержки, счетчик информационных символов, первый вход которого соединен с выходом компаратора, а второй вход соединен с выходом элемента задержки, блок деления кодов и блок сравнения, отличающееся тем, что, с целью повышения точности контроля, в него введены блок вычитания, блок памяти и элемент И, причем первый вход блока вычитания соединен с выходом счетчика информационных символов, второй вход соединен с вторым выходом синхронизатора, а первый вход элемента И соединен с выходом блока вычитания и первым входом блока сравнения, выход которого подключен к второму входу элемента И, выход которого подключен к первому входу блока деления кодов, g второй вход которого, второй вход (Л блока сравнения и третий вход блока вычитания соединены с соответствующими выходами блока памяти. &
/
ч J 7. .- ,, - I
II I 1 1 I I I Ti гп I I I ГГТ 1 1 г к irKX WT Mr O J H r :I1:IIр III I I I JI I I I II I
kt I 11 I I I I 11 I I 11 111 I 111 11 11 I I I i I 11 I I
Mil ; I i ; 11 I 11 i I
I-ir
Печь для непрерывного получения сернистого натрия | 1921 |
|
SU1A1 |
Устройство для контроля качестваКАНАлА СВязи | 1979 |
|
SU815928A2 |
Очаг для массовой варки пищи, выпечки хлеба и кипячения воды | 1921 |
|
SU4A1 |
Аппарат для очищения воды при помощи химических реактивов | 1917 |
|
SU2A1 |
Устройство для контроля качества каналаСВязи | 1979 |
|
SU836801A2 |
Очаг для массовой варки пищи, выпечки хлеба и кипячения воды | 1921 |
|
SU4A1 |
Авторы
Даты
1984-03-07—Публикация
1982-04-26—Подача