Импульсно-кодовая передающая система Советский патент 1984 года по МПК H03K13/22 

1 Изобретение относится к импульсной технике и предназначено для передачи аналоговых сигналов, в частности речевых. Известна импульснск-кодовая система, сЬдеркащая пол осовей фильтр, блок стро бирования, блок вычитания, источник прогнозируемого сигнала, блок нелинейного квантования и сжатия и сумматор 1 . Недостатком известного устройства является то, что изменение частоты ква тования сигнала происходит с запаздыванием по времени, и частота квантования при этсш изменяется непрерывно, что затрудняет последующее временное уплотнение данного сигнала с другими. Наибшее близким техническим решением к изобретению является устройство преобразования непрерывной звуковой информации в цифровую, содержащее компаратор, первый вход которого соеди нен с источником аналогового сигнала, а второй - с выходом цифро-аналогового преобразователя, выходы которого сое- динены с входами регистра и выходами двоично-реверсивного счетчика, суммируюший и вычитпющий входы которого соединены с выходами квантователя, ььфвый вход которого подключен к выходу KtavinapaTOpa, второй вход - к выходу генератора, а выходы регистра сое динены с выходными шинами устройства Недостатком устройства является отсутствие возможности сжатия данных, что сужает его функциональные возможное ги. Цель изобретения - расширение функциональньгх возможностей устройства. , Цель достигается тем, что в импульс но-кодовую передающую систему, содержащую компаратор, первый вход которог соединен с источником аналогового сиг- нала, а второй - с выходом цифро-анаяо глвого преобразователя, входы которого соединены с входами регистра и выходами двоично-реверсивного счетчика, сум мирующий и вычитающий входы которого соединены с выходами квантователя, пер вый вход которого подключен к выходу компаратора, второй вход - к выходу генератора, а выходы регистра соединены с выходными щинами устройства, введены первый и второй логические бло ки, 1 ё-триггер, дополнительный двоично реверсивный счетчик, элемент И и блок 89 сравнения, причем первые и вторые входы логических блоков и первый и второй входы RS-триггера соединены с соответствующими выходами квантовата1Я, третьи входы логических блоков соединены с выхоаом -триггера, третий вход которого подключен к выхо; элемента И, входы которого соединены с первыми входами блока сравнения и выходами дополнительного двоично-реверсивного счетчика, первый и второй входы которого соединены с выходами логических блоков, а третий вход подключен к входу разрешения записи регистра и выходу блока сравнения, причем вторые входь. блока сравнения соединены с дополнительными входными шинами. На чертеже приведена функциональная схема устройства. Выход источника 1 аналогового сигнала соединен с первым входом компаратора 2, второй вход которого соединен с выходом цифро-аналогового преобразователя 3 , а выход с первым входом квантоватйчя 4, второй вход которого соединен с выходом генератора 5, а выходы подключены к входам двоичнореверсивного счетчика 6, выходы которого соединены с входами регистра 7 и цифроаначогового преобразователя 3. Выходы квантователя 4 подключены также к первым и вторым входам логических блоков 8 и 9 и первым и вторым входам RS -триггера 10, выход которого соединен с третьими входами логических блоков 8 и 9, третий вход I 5-триггера 10 подключен к выходу элемента И 11 входы которого соединены с выходами дополнительного двоично-реверсивного счетчика 1 2 и первыми входами блока 13 сравнения. Первый и второй входы дополни тааьного двоично-реверсивного счетчика 12 соединены с выходами логических блоков 8 и 9, а третий вход подключен к регистра 7 и выходу блока 13 сравнения, вторые входы которого соединены с допотнитйтьными входными шинами, а выходы регистра 7 соединены с выходными шинами устройства. Устройство работает следующим ббразрм. Входной аналоговый сигнал подается а первый входкомпаратора 2, на ругой вход которого поступает сигнал обратной связи. Выход компаратора 2 од)и1ючен к входу квантователя 4, котоый по импульсу стробирования генераора Б в соответствии со знаком раз31носги входного сигншш и сигнала обратной связи формирует импульс на первом входе двоичного реверсивного счетчика 6, если эта разность положитольна (т.е. npii jamoHHe больше нуля), или же на втором входе двоично-реверсивного счетчика 6, что наблюдается в противном случае. Полученный таким образом дельга-модулироваьшый сигнал, с одной стороны, преобразуется двоичным реверсивным счетчиком 6 в импульсно-кодово модулированный сигнал, который используется для образования сигнала обрат ной связи посредством цифро-аналоговог преобразователя 3, с другой же стороны дельта-модулированный сигнал подвергается анализу в соответствии с апертурой, заданной на блок 13 сравнения. Сжатие нулевого порядка характеризуется тем, что в линию связ1значение входной величины выдается только тогда, когда произойдет превышение сигнала над зоной (апертурой), установленной в соответствии с заданной ошибкой восстановления. Для того чтооы определить факт выхода сигнала за пределы зоны необходимо суммировать импульсы после дельта-модулятора до тех пор, пока аб- ссяютная величина этой суммы не превысит апертуру. Для образования такой суммы служат логические блоки 8 и 9в элемент И 11 и тактируемый RS триггер 10. Предположим, что двоичный реверсивный счетчик 12 находится в ну. левом состоянии, выход элемента И 11 при этом возбуждается и разрешает сигналам с квантователя 4 проходить на входы RS-триггера 10. Если с выхода дельта-модулятора приходит первый положительный импульс, то RS -триг- гер 10 устанавливается в одно из псиоженйй, которое назовем единичным. При этом с помощью несложных логичес ких блоков 8 и 9 выходы квангователя соединяются с сумми1ующим и вычитаюшим входами двоично-реверюивного счетчика 12. Допустим, первым появляется импульс на первом выходе квантователя 894 4, тогда триггер 10 устанавливается в нулевое положение и с помощью логических блоков 8 второй выход квантователя 4 соединяется с вычитающим входом, а первый выход с суммирующим входом двоично- реверсивного счетчика 12. Двшчно-реверсивный счетчик 12 считает импульсы, увеличивая свое значение при поступлении импульсов на суммирующий вход и уменьшая его при поступлении импульсов на вычитающий вход. Если итоговое значение двоичнореверсивного счетчика 12 превышает апертуру, то срабатывает блок 13 сравнения, формируя сигнал выдачи импульснокодовой модуляции . Одновременно с этим происходит сбрасывание счетчика 12, что приводит к возбуждению выхода элемента И 11, и разрешение установки RSтриггера 1О в одно из состояний по первому импульсу с выходов квантователя 4. Если в процессе суммирсяаания двоично-реверсивный счетчик 12 сам устанавливается в О (в случае равного числа импульсов на выходах квантователя 4), то это также приводит к возбуждению элемента И 11 и открытию входа R 5-триггера Ю. Например, если на входе аналоговый сигнал равен нулю, то, как известно, дельта-модулятор поочередно выдает положительный сигнал на первом и втором выходах. Это приводит к тому, что на каждый второй импульс счетчик 12 устанавливается в нопь, а RS -триггер 10 открывается по входу и готов к анализу сигналов с выходов квантователя 4. Таким образом, введение дополнительных элементов позволяет осуществлять анализ изменения входного сигнала и выдачи импульсно-кодово-модулированного кода в синхронные моменты времени, что в конечном счете позволяет эффективнее использовать дорогостоящие линии связи, представляя возможность более простого временного уплотнения передающих каналов.

ИМПУЛЬСНО-КОДОВАЯ ПЕРЕДАЮЩАЯ СИСТЕМА, содержащая компаратор, первый вход которого соединен с источником аналогового сигнала, а второй - с выходе цифро-аналогового преобразователя, входы которого соединены с входЮ4 регистра и выходами двоично-реверсивного счетчика, суммируюг щий и вычитающий входы которого соединены с выходами квантователя, первый вход которого подключен к выходу компаратора, второй вход - к выходу -генератора, а вь1ходы регистра соединены с выходными шинами устройства, отличающаяся тем, что, с цепью расширения функциональных возможностей, в нее введены первый и второй логические блоки, Р5 -триггер, дшопнительный двотчнЕ -реверсивный счетчик, элемент И и блик сравнения, причем первые и вторые входы лсгических бп(жов и первый и второй входы RS -триггера соединены с соответствующими выходами квантователя, третьи входы логаческих блоков соединены с выходил 5 5-триггера, третий вход которого подключен к .выходу элемента И, входы которого соединены с первыми входами бпсжа сравнения и выходами дополнительного двоично(Л реверсивного счетчика, первый и второй входы которото соединены с выходами с логических блоков, а третий вход подключен к входу раэрещения записи регистра и к выходу блока сравнения, причем вторые входы блока сравнения соединены с дополш1Твльньпу1и входными шинами. 00 00