Приемник синхронизирующей рекуррентной последовательности Советский патент 1984 года по МПК H04L7/04 H04L7/00 

X)

:л

9

Г

ПРИЕМНИК СИНХРОНИЗИРУЮЩЕЙ РЕКУРРЕНТНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ, содержащий последовательно соединенные умножитель на генераторный полином, блок установки, выход которого подсоединен к установочному входу делителя на генераторный полином, a также регистр сдвига, отличающийся тем, что, с целью уменьшения времени вхождения в синхронизм в него введены последовательно соединенные формирователь синхронных рекуррентных последовательностей, пороговый обнаружитель и формирова- . тель рекуррентной последовательности, второй вход которого подключен к выхо. ду делителя на генераторный полином, информационный вход которого подключен к второму выходу умножителя на генераторный полином, вход которого подключен к выходу порогового обнару. жителя, a выход регистра сдвига подсоединен к входу формирователя синхронных рекуррентных последоваI тельностей, при этом вход регистра сдвига и выход формирователя рекур(Л рентной последовательности являются с соответственно входом и выходом приемника синхррниэирукмцей рекуррентной последовательности.

Фuг.f „ .1 Изобретение относится к технике связи и может использовано для синхронизации систем передачи данных информационный сигнал которых образован рекуррентными последовательнос тями. Известен приемник синхронизирующей рекуррентной последовательности содержащий последовательно соединен ные блок умножения на генераторный полином, блок деления на генераторньШ полином и блок мажоритарной обработки С1 3. Недостатком данного приемника яв.ляется большое время вхождения в синхронизм. . Наиболее близким к предлагаемому является йриемник синхронизирукщей рекуррентной последовательности, со держащий последовательно соединенные умножитель на генераторный полином, блок установки, выход которого подсоединен, к установочному входу делителя на генераторный полином, а также регистр сдвига, вход которого объединен с входом инвертора, выход которого подсоединен к объединенным входам первого и второго блоков обнаружения ошибок, выходы которых подсоединены соответственно к дополнительным входам блока установки и входам элемента ИЛИ, выход которого подсоединен к дополнительному входу делителя на генераторный полином, второй дополнительный вход которого объединен с соответствующими входами первого и второго блоков обнаружени ошибок, а выход делителя на генераторный полином подсоединен к входу блока мажоритарной обработки С. Недостаток известного приемника большое время вхождения в синхронизм Цель изобретения - уменьшение вр мени вхождения в синхронизм. Для достижения указанной цели в приемник синхронизирукнцей рекуррент ной последовательности, содержащий последовательно соединенные умножитель на генераторный полином, блок установки, выход которого подсоединен к установочному входу делителя на генераторный полином, а также регистр сдвига, введены последовательно соединенные формирователь си хронных рекуррентных последовательностей, пороговый обнаружитель и фо мирователь рекуррентной последовательности, второй вход которого подключен к выходу делителя на ге1нераторный полином, .-информационный вход которого подключен к второму выходу умножителя на генераторный полином, вход которого подключен к выходу порогового обнаружителя, а выход регистра сдвига подсоединен к входу формирователя синхронных рекуррентных последовательностей, при этом вход регистра сдвига и выход формирователя рекуррентной последовательности являются соответственно входом и выходом приемника синхронизирующей рекуррентной последовательности. На фиг. 1-2 изображены структурные электрические схемы приемника синхронизируиицей рекуррентной последовательности и регистра сдвига, формирователя синхронных рекуррентных последовательностей и порогового обнаружителя соответственно. Приемник синхронизирующей рекуррентной последовательности срдержит умножитель 1 на генераторный полином, делитель 2 на генераторный полином, блок 3 установки, регистр 4 сдвига, формирователь 5 синхронных рекуррентных последовательностей, пороговый обнаружитель 6, формирователь 7 рекуррентной последовательности. Формирователь 5 синхронных рекурретных последовательностей содержит полусумматоры 8-14, пороговый обнаружитель 6 - сумматор 15 и блок 16 сравнения. Приемник работает следующим образом. На вход регистра А сдвига (фиг.1) поступает входная рекурретная последовательность, которая вследствие помех в канале связи может содержать ошибочные символы. Символы рекуррентой последовательности с соответствующей задержкой поступают на выходы регистра 4 сдвига, к которым под-, соединены входы полусумматоров 8 -14, составляющих формирователь 5 синхронных рекуррентных последовательностей (фиг. 2). На выходах полусумматоров 8-14 формируются синхронные рекуррентные последовательности, в которых ошибки (о1оибочные символы) сдвинуты во времени соответственно сдвигам отводов регистра 4 сдвига. Вследствие этого в пороговом обнаружителе 6, состоящем из последовательно соединенных сумматора 15 и блока 16 сравнения, образуется рекурре 1тная последовательность, в которой продолжительность безошибочных интервалов значительно большая, чем у входной рекуррентной последовательности.

В умножителе 1 безошибочные интервалы рекуррентной последовательности сокращаются на время, равное макси-мальной степени генераторного полинома. При поступлении с выхода порогового обнаружителя 6 на вход блока 3 установки рекуррентной последовательност;и с безошибочным интервалом, равным удвоенной максимальной степени генераторного полинома, на выходе блока 3 установки формируется сигнал сброса. Последний поступает на установочный вход делителя 2, устанавливая его в исходное состояние и тем самым переводит приемник синхронизирующей рекуррентной последовательности в синхронный режим работы. На выходе делителя 2 вьщеляются ошибки рекуррентной последовательности, формируемой пороговым обнаруителем 6. В формирователе 7, на кото рый поступает сигнаЛ с ошибками от порогового обнаружителя 6, эти ошибки корректируются, и на его выходе образуется свободная от ошибок синхронизирунмцая рекуррентная последовательность, синхронная с входной рекуррентной последовательностью.

В предлагаемом приемнике по сравнению с известным обеспечивается меньшее время вхождения в синхронизм при высокой вероятности ошибки в канале связи.