Делитель частоты с целочисленным коэффициентом деления Советский патент 1984 года по МПК H03K23/00 

СП

4

4

2, Де.пите.;ь по и, 1 , о т л н ч а 10 щ и и с я тем, что блок сброса выполреп п;з чТК-триггере, К-пход которого подключен к шиле уровня логической Г, J-вход является первьм

входом блока сброса, С-вход - вторым входом блока сброса, а инверсный и прямой В1)1ходы JK -гряггера являются первым и вторым выходами блока сброса соответственно.

1. ДЕЛИТЕЛЬ ЧАСТОТЫ С ЦЕЛОЧИСЛЕННЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ, содержащий счетчик импульсов, блок сброса, первый выход которого соединен с входом установки счетчика импульсов, первая группа выходов которого соединена с входами первого дешифратора, отличающийся теь5, что, с целью увеличения быстродействия при одновременном пов(,1шении его надежности, в него введены JK-трнггер и второй дешифратор, выход которого соединен с первым входом блока сброса, второй вход которого соединен с входной шиной, счетным входом счетчика импульсов и входом синхронизации ЭК-триггера, 3-вход которого соединен с выходом первого дешифратора, а К-вход - с вторым выходом блока сброса, причем входы второго дешифратора , соединены с второй группой выходов счетчика.i

Изобретение относится к импульсной технике и может быть использовано например, в дифровых синтезаторах частот, ггримевяемых в радиосвязи и радиолокац;1и

Известен делитель частоты следования импульсов, содержапшй делитель с пepe пнiьг козффи1,иентом деления, многовходовой логически элемент И, 17К--триггер 5 логический элемепт И сумматор но .оду-лю 2 и блок управления

в данном устройстве при реализаг ии нечетных коэффициентов деленг;я за цикл счета (при срабатьтвапип вьгходного ZK -триггера)

дваждь из.еняется фаза импульсов иа вьХоде сумматора по модулпо 2 (счетном гходе ДПКД), Это означает, что для осущеспшепия алгоритма необходиМО, чтобы н течение периода входной частоты, на котором происходит изменение фазы входньк импульсов, триггер младшего разряда ДПКД срабатывает два.жды. Наложение этого 5словия в 2 раза снижает быстродействие делителя,

Наиболее близким по технической сущности к изобретению является делитель частоты следования импульсов с перемегНьм коэбхЬициентом делени51, со дер ;а-1т,Г) счетчик импульсов, выходы которого соединены с входами денп-тфратора,, выход которого соединен с входом блока сброса, выход которого соединен с первыми входами элементов предустановтси, выходы которых соединень с входами счетчика, входной блоК выход которого соединен с входом счетчика, а вход, - с шиной опорной частоты и через последовательно соедиneijirfcie блоки асинхронизадии и разделеипл с входом управляющего счетчика tn-myjibcoB 1.2 .

Делитель частоты является асинхр.онпьЕ., Быстродействие такого устрой-ства низкое, особенно при реализации нечетных коэффициентов деления изза реально существующих задержек в элеме11тах: для обеспечения отсутствия сбоя необходимо, чтобы за один период входной частоты успели сработать элемент И, формирователь и г 3-триггер. Выполнение этого условия приводит к снилсению быстродействия устройства. Кроме того, схема про.тотипа содержит большое количество элементов, что обусловливает ее низкую надежность.

1Дель о изобретения является увеличе ие быстродействия при одновременном-повышении надежности делителя.

Постав4Г1енная цель достигается тем что в делитель частоты с целочисленньм коэффициентом деления, содержишу.й счетчик импульсов, блок сброса, первый выход которого соединен с входом установки счетчика импульсов, первая группа выходов которого соединен с входами первого дешифратора, введены JK-триггер и второй дешифратор, выход которого соединен с первым входом блока сброса, второй вход которого соединен с входной шиной, счетным входом счетчика импульсов и входом синхронизации ЭК-триггера, которого соединен с выходом первого дешифратора, а К-вход - с вторым выходом блока сброса, причем входы второго дешифратора соединены с второй группой выходов счетчика.

При этом блок сброса выполнен на ОК-триггере, К-вход которого, подключен к шине уровня логической 1, J-вход является первым входом блока сброса, С-вход - вторьм входом блока сброса, а инверсный и прямой выходы DK-триггера являются первым.

о

И вторьгм выходами блока сброса соответственно . 3 На чертеже приведена электрическая функциональная схема предлагаемого устройства. Устройство содержит счетчик 1 импульсов, блок 2 сброса, первый выход которого, соединен с входом установки счетчика 1, первая группа выходов которого соединена с входами пер вого дешифратора 3, второй дешифраfTop 4, выход которого соединен с nep вым входом блока сброса, второй выход которого соединен с входной шиной, счетным входом счетчика 1 и вхо дом синхронизации Зк-триггера 5, ,-вход которого соединен с выходом первого дешифратора 3, а k-вход - с вторым выходом блока 2 сброса, причем входы второго дешифратора 4 соединены с второй группой выходов сче чика 1 . При этом блок 2 сброса выполнен ,на DK-триггере 6, К-вход которого подключен к шине уровня логической 1, З-вход является первым входом блока 2 сброса, С-вход - BTOPFJM его входом, а инверсный и прямой выходы ЗК-триггера являются первым и вторым выходами блока 2 сброса соответствен но. Делитель частоты работает следую- зо бенно

шим образом.

Импульсы .входной частоты поступают на входы синхронизации счетчика 1 импульсов и ЭК-триггеров 5 и б. При поступлении на счетный вход счетчика импульса срабатывает дешифратор 3, настроенный на числоГ (квадратные.скобки означают часть числа),. Уровень логической 1, поступающий о его выхода на J-вход Q DR-триггера 5, подготавливает последПредлагаамый делитель частоты имеет меньшее по сравнению с прототипом . количество элементов, а следовательно, повьш1енную надежность работы. Быстродействие устройства возрастает, поскольку импульсы входной частоты поступают непосредственно на счетиьй вход, а выходной сигнал формируется непосредственно под действием фронтов входного сигнала, подаваемого на счет ный вход .ЗК-триггера, 414 НИИ к срабатыванию на следующем такте. При поступлении на счетный вход счетчика импульса 5К триггер 5 срабатывает и на его выходе появляется уровень логической 1, формируя передний фронт выходного сигнала. При поступлении на счетный вход счетчика 1 (К-2)-го импульса срабатывает дешифратор 4, который подготавливает к срабатыванию ЭК -триггер 6. При поступлении на счетный вход счетчика 1 (К-1)-го импульса срабатывает Dk-триггер 6, который сбрасывает в нулевое состояние счетчик 1 и подготавливает к срабатыванию ik-триггер 5. При поступлении на вход счетчика 1 К-го -импульса ЭК-триггеры 5 и 6 переходят в нулевое состояние. При этом ЛК-триггер 6 снимает сигнал сброса с установочного входа счетчика 1 , а JK-триггер 5 формирует задний фронт выходного сигнала. Таким образом, выходной сигнал имеет форму, близкую к меандру, осопри больших значениях К.