Устройство для локализации неисправностей в цифровых схемах Советский патент 1984 года по МПК G05B23/02 

00

IND

УСТРОЙСТВО ДЛЯ ЛОКАЛИЗАЦИИ НЕИСПРАВНОСТЕЙ В ЦИФРО; ВЫХ СХЕМАХ, содержащее сумматор по модулю 2, сдвиговый регистр, охваченный обратной связью путем подключения соответствующих разрядов через сумматор по модулю 2 к входу последовательного ввода, HS-триггер, блок совпадения, первый вход которого подключен к выходу RS-триггера, a выход - к входу синхронизации сдвигового регистра, a также дисплей, входы которого . подключены к соответствующим разрядам сдвигового регистра, отличающееся тем, что, с целью повышения точности и расширения функциональных возможностей устройства, в него введены элемент ИЛИ и формирователь коротких импульсов, вход которого подключен к входу приема информации сумматора по модулю 2; выход - к первому входу элемента ИЛИ, второй вход которого является входом npHj ема синхросигнала, а выход элемента ИЛ Ц подключен к второму входу блока совпадения.

фие. i

Изобретение относится к цифровым вычислительным машинам, а именно к устройствам для обнаружения ошибок в цифровых схемах.

Известно устройство для локализации неисправностей в цифровых схемах, например осциллограф С1-71, структурная схема которого состоит из аттенюатора, предварительного усилителя У, вход которого под.ключен к выходу аттенюатора, линии задержки, вход которой подключен к выходу предварительного усилителя У, выходного усилителя У, вход которого подключен к- выходу линии задержки, предусилителя синхронизации, вход которого подключен к выходу предварительного усилителя У, переключателя, один контакт которого подключен к выходу предусилителя синхронизации, а другой - к входу внешней синхронизации, схемы синхронизации, вход которой подключен к перекидному контакту переключателя, автогенератора запуска, вход которого подключен к соответствующему выходу схемы синхронизации, схемы однократного запуска, генератора разверт ки, соответствующие входы которого подключены к соответствующему выходу схемы синхронизации, к выходу автогенератора запуска и к выходу схемы однократного запуска усилителя X, соответствующие входы которого подключены к соответствующему выходу схемы синхронизации и к соответствующему выходу генератора развертки усилителя Z, вход которого подключен к соответствующему выходу генератора развертки, электронно-лучевой трубки, соответствующие электроды которой подключены к выходам усилителя У, усилителя X, усилителя Z (1).

С помощью осциллографа или многоканального логического анализатора, логического пробника можио проверить правильность работы схемы, путем сравнения полученных временных диаграмм н таблиц логических состояний с эталонными значениями. Однако ввиду большого объема информации, ее некомпактности, особенно при анализе длинных логических последовательностей, из-за возможных ошибок при визуальном сравнении снижается качество контроля и производительность труда.

Наиболее близким к предлагаемому по технической сущности является устройство, содержащее сумматор по модулю 2, один из входов которого является входом приема анализируемой последовательности, сдвиговый регистр, который охвачен обратной связью, путем подключения разрядов через сумматор по модулю 2 к входу паследовательиого ввода, RS-триггер, блок совпадения, один вход которого служит для приема синхросигнала, а другой подключен к выходу RS-триггера, выход блока совпадения подключен к входу синхронизации сдвигового регистра, дисплей, входы которого подключены к соответствующим разрядам сдвигового регистра (2.

5 Однако известное устройство не воспринимает изменения состояния линии данных анализируемой последовательности сменяемых логических состояний между фронтами синхросигнала, так как синхронизируется теми же тактами, что и анализируемая последовательность, поэтому его невозможно применить для локализации неисправностей в асинхронных схемах. Это снижает качество контроля и производительность труда при локализации неисправностей в цифро5 вых схемах.

Цель изобретения - повышение точности и расширение функциональных возможностей устройства..

Поставленная цель достигается тем, что в устройство для локализации неисправностей в цифровых схемах, сод жащее сумматор по модулю 2, сдвиговый регистр, охваченный обратной связью путем подключения Ьоответствующих разрядов через сумматор по модулю 2 к входу последовательного

5 ввода, RS-триггер, блок совпадения, первый вход которого подключен к выходу RS-триггера, а выход - к входу синхронизации сдвигового регистра, а также дисплей, входы которого подключены к соответствующим разрядам сдвигового регистра, введе0 ны элемент ИЛИ и формирователь коротких импульсов, вход которого подключен к входу приема информации сумматора по модулю 2, выход - к первому входу элемента ИЛИ, второй вход которого является входом приема синхросигнала, а выход элемента ИЛИ подключен к второму входу блока совпадения.

На фиг. 1 представлена блок-схема предлагаемого устройства для локализации неисправностей в цифровых схемах; на фиг. 2 0 временная диаграмма, поясняющая его работу.

Устройство содержит сумматор 1 по модулю 2, сдвиговый регистр 2, триггер 3, блок 4 совпадения, дисплей 5, формирователь 6 коротких импульсов, элемент 7 ИЛИ. По сигналу «Пуск триггер 3 переводится в единичное состояние, разрещая прохождение суммарного синхросигнала через блок 4 на синхронный вход регистра 2 с выхода элемента 7. Суммарный синхро0 сигнал формируется в элементе 7 из тактирующего сигнала контролируемой схемы и сигналов, которые вырабатываются формирователем 6 по выбранным фронтам входной последовательности сменяемых логических состояний. Под воздействием сум5 марного синхросигнала, в предварительно очищенный регистр 2 вводится суммарная последовательность, которая образуется в результате сложения в сумматоре I из входной последовательности сменяемых логических состояний и. соответствующих разрядов регистра 2. Ввод последовательности сменяемых логических состояний в регистр 2 прекран1ается по сигналу «ОСТАНОВ, который переводит триггер 3 в нулевое состояние, запрещая прохождение суммарного синхросигнала через блок 4, после чего можно считать значение сигнатуры на дисплее 5..

По синхронной составляющей суммарного синхросигнала - тактирующего синхросигнала контролируемой схемы, осуществляется временная привязка и фиксация в регистре 2 синхронной составляющей входной последовательности сменяемых логических состояний, а по асинхронной

Лринятмб 1 1 i 01 to 11

ffof/ffue л

составляющей суммарного синхросигнала - сигнала, который вырабатывает формирователь 6, в регистр 2 вводится асинхронная составляющая входной последовательности сменяемых логических состояний.

Предлагаемое устройство для локализации неисправностей в цифровых схемах может найти применение при методе сигнатурного анализа для поиска неисправностей не только в синхронных схемах, но и в асн хронных. Оно позволяет повысить качество контроля при локализации неисправностей, так как формирует коды, отражающие любые изменения состояния линин данных анализируемой последовательности сменяемых логических состояний в любые моменТЫ времени.

1 О J1

(fiue.Z