Устройство для мажоритарного декодирования в целом Советский патент 1984 года по МПК H03K13/32 

Изобретение относится к импульсной технике, а именно к декодерам систем передачи данных, в которых для передачи сообщений используют составные сигналы с избыточностью, формируемые на основе длинных и сверхдлинных помехоустойчивых кодов, и может быть использовано в приемных устройствах систем переда чи данных при трехкратном дублировании сообщений. Известно устройство для оптимал ного приема сообщений, закодирован ных с избыточностью, содержащее пе ремножители, интеграторы и блок ср нения C1 . Недостаток устройства - невысокая надежность функционирования. Наиболее близким к изобретению по технической сущности является устройство для мажоритарного декод рования в целом, содержащее аналоговый демодулятор, выход которого подключен через последовательно со диненные квантизатор, первый регистр, первый управляемый вентиль, элемент ИЛИ и второй регистр к пер вым входам первого и второго решаю щих блоков, выход квантизатора соединен с вторыми входами решающих блоков и через второй управляе мый вентиль подключен к другому входу элемента ИЛИ, управляющие вх ды первого и второго управляемых вентилей соединены с тактовой шиной, а третьи входы решающих блоков - с выходом первого регистра f Недостаток известного устройства - низкая надежность функциониро вания , обусловленная сложностью оборудования. Цель изобретения - повьшение на дежности функционирования. Поставленная цель достигается тем, что в устройство для мажоритарного декодирования в целом, содержащее аналоговьй демодулятор, выход которого подключен через пос ледовательно соединенные квантизатор, первый регистр, первый управляемый вентиль, элемент ИЛИ и второй регистр к первым входам первог и второго решающих блоков, выход квантизатора соединен с вторыми входами решающих блоков и через вт рой управляемый вентиль подключен к другому входу элемента ИЛИ, упра ляющие входы первого и второго упр ляемых вентилей соединены с: тактовой шиной, а третьи входы решающих блоков - с выходом первого регистра, введены два пороговых элемента, источник опорных напряжений, коммутатор, два элемента И, элемент НЕ и два бпока вычитания, первые входы которых соединены с выходами соответствующих решающих блоков, вторые входы подключены к выходам коммутатора, а выходы - к входам соответствующих пороговых элементов, причем выход первого порогового элемента через элемент НЕ соединен с первым входом первого элемента И, второй вход которого подключен к выходу второго порогового элемента и первому входу второго элемента И, второй вход котортго соединен с входом элемента НЕ, при этом вькоды первого и второго элементов И подключены к соответствуюй им выходным шинам, а выходы источника опорных напряжений соединены с входами коммутатора. На чертеже представлена структурная схема предлагаемого устройства. Устройство содержит аналоговый демодулятор 1, в котором осуществляют дискретизацию входного составного сигнала с избыточностью (режим его функционирования зависит от характера модуляции - типа канальных элементарных сигналов, характеристик канала связи и т.д.) и на вьпсоде получают совокупность аналоговых элементарных сигналов, квантизатор 2, который может быть выполнен на преобразователе 3, состоящем из М-1 триггеров 4, формирователе 5 пороговых уровней напряжения, дешифраторе 6, состоящем из М-2 элементов И 7, и многоустойчивом элементе 8, а также первый регистр 9, первый и второй управляемые вентили 10 и 11, элемент ИЛИ 12, второй регистр 13, первый решающий блок 14, второй решающий блок 15, выполненный на сумматоре 16, триггере 17 и разностном узле 18, состоящем из блоков 19 вычитания, блоки 20 и 21 вьгчитания, пороговые элементы 22 и 23, источник 24 опорных напряжений, коммутатор 25, элемент И 26, элемент НЕ 27, элемент И 28, выходные шины (выходы) 29 и 30, тактовую шину 31 и входную шину (вход) 32.

3

Выход демодулятора 1 через квантизатор 2 соединен с входами первого регистра 9, управляемого вентиля 1 1 и соотт етствующими входами решающих блоков 14 и 15, другие входы которых соединены с выходами регистров 9 и 13, Выходы управляемых вентилей 10 и 11 подключены к соответствукяцим входам элемента ИЛИ 12, выход которого соединен с входом регистра 13, причем выходы решающих блоков 14 и 15 через соответствующие блоки 20 и 21 вычитания подключены к входам пороговых элементов 22 и 23. Другие входы блоков 20 и 21 вычитания соединены с выходом коммутатора 25, входы которого подключегы к выходам исто шика 24 опорных напряжений. Первый вход элемента И 26 соединен с выходом порогового элемента 23 и входом элемента И 28, а второй вход через элемент НЕ 27 подключен к выходу порогового элемента 22 и другому входу элемента И 28. Выходы элементов И 26 и 28 соединены с выходными шинами 29 и 30, а управляющие входы вентилей 10 и 11 подключены к тактовой шине 31.

Устройство работает следующим образом.

На вход 32 устройства поступает последовательно входной сигнал с избыточностью S(t) s(t), Sj (t) . . .,. ), ), S22(t), ... ..., Sjt), S,,(t), S23(t), ...

k3 ® количество информационных сигналов в кодограмме трехкратным повторением.

В демодуляторе 1 этот сигнал преобразуют в аналоговый последовательный составной сигнал с избыточностью (существо этой операции определяется способом приема элементарных сигналов, их типом, характеристиками канала связи, отношением сигнал/шум и т.п) X (х

12 22 32

31 М К2 13 1Ъ

КЗ

ЭЗ

Аналоговый сигнал X последовательно поступает на вход квантизатора 2, а точнее на входы триггеров 4 преобразователя 3. На другой вход каждого триггера 4 с соответствующего выхода формирователя 5 порогового напряжения подаются напряжения, оп- ределяющие порог срабатывания данного триггера. Если входной аналого99024

вый сигнал квантизатора 2 меньше (или равен) величины первого уровня, то все триггеры 4 нах.одятся в исходном (нулевом) состоянии. При этом 5 на всех входах многоустойчивого элемента 8 управляющие сигналы отсутствуют, вследствие чего на его выходе формируется сигнал О. Если же входной аналоговый сигнал

10 больше первого, но меньше (или равен) второго порогового уровня напряжения, то срабатывает первый триггер, на первом входе элемента 8 -формируется управляющий сигнал,

f5 вследствие чего на выходе многоустойчивого элемента В формируется сигнал 1. Если величина сигнала на выходе аналогового демодулятора 1 такова, что срабатывают первый

20 и второй триггеры 4, то управляющие сигналы появляются на первых двух входах элемента 8, а его выходной сигнал имеет значение 2 и т.д. Если величина аналогового

25 сигнала больше величины последнего порогового уровня напряжения, то срабатывают все триггеры 4 преобразователя 3. Управляющие сигналы присутствуют на всех входах элемен,Q та 8. При этом на выходе элемента 8 появляется сигнал М-1. Таким образом, с помощью квантизатора 2 аналоговые сигналы преобразуют в дискретные М-ные сигналы. На выходе квантизатора 2 формируется пос35ледовательный дискретный избыточный сигнал Z. (Z, , Z, ...,

12 22 К2 Z-|3, Zjj, ...

,..., Zj,,), где Z., 1, 2,..., M-1J которьй П1зедйтавляет собой трех кратно повторенные информационные М-ные символы (сигналы). Сигнал Z последовательно поступает на вход первого регистра 9 памяти и одновременно через элемент ИЛИ 12 на

45 вход второго регистра 13 (входы решаюшсих блоков 14 и 15 не воспринимают эти сигналы).

При этом первое Z (Z , Z, ,..,, ..., Z) и второе Zg ( ..., Z 2) повторения одинаковых частей М-ной последовательности записываются соответственно в регистры 13 и 9. На время приема третьего повторения Z а (Z,- . ZT, . ..ffэ 13 JL

..., Z цд) отсутствует управляющий сигнал на втором входе вентиля 11. Поэтому третья часть М-ной последовательности Zj поступает на соответствующие входы открытых на время ее поступления решающих блоков 14 и 15. Таким образом, в соответс вующие моменты времени на входах решающих блоков 14 и 15 присутствуют сигналы, соотвЗтствующие повторениям одноименных информационных сигналов (77 7 (777 V 2-t 23 111 (Z j , 2 k1 KZ Рассмотрим дальнейшую обработку каждого из троичных сигналов на примере обработки трех повторений (они образуют этот сигнал) первого информационного сигнала (.2 , Z , Z ).71 12 В блоке 15 каждый из элементарных сигналов, образующих троичный сигнал, подается на вход разностно го узла 18, а конкретнее на- вход соответствукяцего блока 19 вычитания, на другой вход каждого из которых подается вырабатываемый триггером 17 дискретный сигнал М-1 (он вычитается из каждого и указанных сигналов). Разностные си налы поступают на вход сумматора 16, на выходе которого после их суммирования получают сигнал В . Выходной сигнал сумматора 16 является и выходным сигналом первого решакнцего блока 15, который подает ся на вход блока 21 вычитания. Тот же троичный сигнал, составленный из повторений одного информационного сигнала, подается и на вход второго решающего блока 14, вьтолненного в виде сумматора. В блоке 14 М-ные символы суммируются и на выходе формируется выходной сигналов. Этот сигнал подается на соответствукяций вход блока 20 вычи тания . I . . ,., На другие входы блоков 20 и 21 вычитания подается сигнал, оп1зеделяющий величину Т. Сигнал Т выраба тьшается источником 24 опорных нап ряжений и через соответствующие ко такты (они определяются перемычкой коммутатора 25, в частности наборного поля, подается на блоки 20 и 21. В блоке 20 (21) из величины В (в) вычитается величина Т. Разност г) вычитается величина Т. Разнс ная величина подается соответственно на пороговый элемент 22 или 23. Если ошибок нет (имеются в виду ошибки при обработке соответствующего трехзначного М-ного сигнала), то на выходе элемента И 28 формируется выходной сигнал по правилу: если оба входных сигнала единичные, то и выходной сигнал единичный, если оба входных сигнала нулевые, то-, и выходной сигнал нулевой, если входные сигналы различны (один единичный, а другой нулевой), то выходной сигнал также нулевой. Выходной сигнал элемента 23 непосредственно, а выходной сигнал элемента 22 через элемент НЕ 27 также подаются на входы элемента И 26. Выходной сигнал элемента И 26 формируется по правилу: если .входные сигналы совпадают (оба нулевые, или единичные), то на щине 29 устройства (выход элемента И 26) формируется единичный сигнал (сигнал Ошибка), если входные сигналы различны, то на шине 29 формируется нулевой сигнал. После обработки всех троичных сигналов, являющихся входными параллельными сигналами для решающих блоков 14 и 15, причем время обработки определяется временем прохождения третьей части кодограммы, решающие блоки 14 и 15 закрываются (по входу), и цикл обработки повторяется для следующего составного сигнала с избыточностью. Техническое преимущество предлагаемого устройства по сравнению с базовым объектом заключается в использовании второго канала обработки трехзначных сигналов для повышения достоверности принятия решения в первом канале обработки трехзначных избыточных сигналов. Положительный эффект изобретения заключается в повьшении надежности функционирования устройства для мажоритарного декодирования в целом, а следовательно, в повьшгении помехоустойчивости приема составных сигналов с избыточностью, так как количество сбоев снижается.

3

гСг

и

е ,

т1

« 1 п

УСТРОЙСТВО ДЛЯ МАЖОРИТАРНОГО ДЕКОДИРОВАНИЯ В ЦЕЛОМ, содер-. жащее аналоговый демодулятор, выход которого подключен через последовательно соединенные квантизатор, первый регистр, первый управляемый вентиль, элемент ИЛИ и второй регистр к первым входам первого и второго решающих блоков, выход квантизатора соединен с вторыми входами решающих блоков и через второй управляемый вентиль подключен к другому входу элемента ИЛИ, управляющие входы первого и второго управляемых вентилей соединены с тактовой шиной, а третьи входы решающих блоков - с выходом первого регистра, отличающееся тем, что; с целью повышения надежности функционирования, в него введены два пороговых элемента, источник опорных напряжений, коммутатор, два элемента И, элемент НЕ и два блока вычитания, первые входы которых соединены с выходами соответствующих решающих блоков, вторые входы подключены к выходам коммутатора, а выходы - к входам соответствукщих пороговых элементов, причем выход первого порогового элемента через элемент НЕ соединен с первым (Л С входом первого элемента И, второй вход которого подключен к выходу второго порогового элемента и первому входу второго элемента И, второй вход которого соединен с входом элемента НЕ, при этом выходы первого и второго элементов И подключены к соответствующим выходным щинам, а выходы источника опорных напряжений соединены с входами коммутатора .

I Jo I

r...fif

/5

/5

2/