Преобразователь напряжения в частоту Советский патент 1984 года по МПК H03K13/20 

Изобретение относится к области информационно-измерительной техники, в частности к преобразователям напря жения в частоту, и может быть испол зовано в системах управления с анало го-цифровым преобразованием информации. Известен преобразователь напряжения в частоту, содержащий интегратор компаратор, два триггера, генератор тактовых импульсов, два логических элемента совпадения, .два источника опорного напряжения И пва ключа С1. Недостатком такого устройства является невысокая точность преобразования. Наиболее близким по технической сущности к предлагаемому является преобразователь напряжения в частоту содержащий интегратор, выход которог через компаратор подключен к D-входу триггера, выход которого подключен к управляющему входу коммутатора .и первому входу элемента И-НЕ, генератор тактовой частоты, выход которого подключен к второму входу элемента И-НЕ и счетному входу триггера, источник эталонного тока, подключенный через коммутатор к входу интегратора С2 . Недостатком известного устройства является низкая точность из-за влияния нестабильности задержек срабатывания триггера и коммутатора на эталонный интервал времени. Цель изобретения - повьшение точности. Поставленная цель достигается тем что в преобразователь напряжения в частоту, содержащий компаратор, элемент И-НЕ, интегратор, первый вход которого является входом устройства, а выход подключен к входу компаратора, генератор тактовой частоты, первый триггер, выход которого прдключен к первому входу элемента И-НЕ, источник эталонного тока и коммутатор, выход которого подключен к второму входу интегратора, введены два элемента И, второй, третий и четвертый триггеры, элемент задержки, одно вибратор и реверсивный переключатель причем первый вход первого элемента -И подключен к выходу генератора тактовой частоты, выход первого эле:мента И через первый триггер подключен к первому входу второго элемента И, выход которого через второй триггер подключен к второму входу элемента И-НЕ, выхоД которого подключен к управляющему входу коммутатора и через элемент задержки к счетному входу третьего триггера, выход ком- . паратора подключен к R-входам третьего и четвертого триггеров и является выходом устройства, первый выход третьего триггера подключен к второму входу второго элемента Инк управляющему входу реверсивного переключателя, второй выход третьего триггера через .одновибратор подключен к S-входу четвертого триггера, выход которого подключен к второму входу первого элемента И, а источник эталонного тока через реверсивньй переключатель подключен к аналоговому входу коммутатора. На фиг. 1 представлена структурная схема устройства; на фиг. 2 временные диаграммы, поясняющие работу УстройстваУстройство содержит интегратор 1, первый вход которого является входом устройства, а выход подключен к входу компаратора.-2, генератор 3 тактовой частоты, первый триггер 4, выход которого подключен к первому входу элемента И-НЕ 5, коммутатор 6, источник 7 эталонного тока, выход коммутатора 6 подключен к второму входу интегратора 1, два элемента И 8 и 9, второй триггер 10, элемент 11 задержки, третий триггер 12, одновибратор 13, четвертый триггер 14 и реверсивный переключатель 15. Первый вход первого элемента И 8 подключен к выходу генератора тактовой частоты 3, выход первого элемента И В через первый триггер 4 подключен к первому входу второго элемента И 9, выход которого через второй триггер подключен к второму входу элемента И-НЕ 5. Выход элемента И-НЕ 5 подключен к управляющему входу коммутатора 6 . и через элемент задержки 11 к счетному входу третьего триггера 12, выход компаратора 2 подключен к R-входам третьего 12 и четвертого 14 Tpjtrгеров и является выходом устройства. Первьй выход третьего триггера 12 подключен к второму входу второго элемента И 9 и к управляющему входу реверсивного переключателя 15, второй выход третьего триггера 12 через одновибратор 13 подключен к S-входу четвертого триггера 14, выход которого подключен к второму входу первого элемента И 8. Источник эталонного тока 7 через реверсивный переключатель 15 подключен к аналоговому входу коммутатора 6.

Устройство работает следующим образом.

Под воздействием постоянного входного напряжения U напряжение на выходе интегратора 1 нарастает линейно до порога срабатывания компаратора 2 (флг, 2к), который формирует выходной импульс (фиг. 26), подтверждающий исходное состояние третьего триггера 12 и устанавливающий четвертый триггер 14 в исходное состояние (фиг. 2в). Генератор 3 вьфабатывает тактовую частоту (фиг. 2а) , поступаю щую на вход управляемого делителя, образованного- первым и вторым элементами И 8 и 9, первым 4 и вторым 10 триггерами. Четвертый триггер 14, устанавливаясь в исходное состояние, разрешает прохождение тактовых импульсов через первый элемент И 8, и на выходах первого 4 и второго 10 триггеров появляются импульсы, соответствующие деленной тактовой частоте (фиг. ). На выходе элемента И-НЕ 5 по спаду первого триггера 4 начинает формироваться эталонный временной интервал t (фиг. 2ж). В момент, когда при дальнейшем счете на выходах первого 4 и второго 10 триггеров появляются уровни 1, заканчивается формирование эталонного интервала t и на выходе элемента И-НЕ 5 по фронту и спаду первого триггера 4 формируется интервал паузы tp (фиг. 2ж). В течение эталонного интервала времени t открыт коммутатор 6, и ток источника эталонного тока 7 через реверсивный переключатель 15 в положительном направлении проходит на второй вход интегратора 1, снимая с его конденсатора эталонный заряд. Напряжение на выходе интегратора 1 уменьшается пропорционально эталонному заряду (фиг. 2к). Во время интервала паузы tn коммутатор 6 закрыт, а третий триггер 12 срабатывает по сигналу элемента И-НЕ 5, задержанному элементом 11 задержки, и через переключатель 15 менябТ полярность источника 7 (фиг. 2з, и). Одновременно второй элемент И 9 запрещает прохождение импульсов на вход второго триггера 10

(фиг. 2ж) . Поэтому следуниций импульс с выхода первого триггера 4 проходит через элемент И-НЕ 5 и образует корректрирующий интервал t к (фиг. 2ж, и), в течение которого кЬМмутатор 6 открыт и эталонный ток обратного направления проходит на второй вход интегратора 1, увеличивая заряд его конденсатора и выходное напряжение (фиг. 2 и, к). По окон чании корректирующего интервала закрывается коммутатор 6, с задержкой обратно срабатывает третий триггер 12 и через реверсивный переключатель 15 восстанавливав, исходную полярность подключения источника эталонного тока 7. При этом одновибратор 13 формирует короткий импулъс, сбрасывающий четвертый триггер 14,

0 который через первый элемент И 8 закрывает вход управляемого делителя (фиг. 2в,г) .Далее процесс повторяется.

Таким образом,в предлагаемом

5 устройстве начало и конец каждого из временных интервалов (фиг. 2 и) протекания эталонного тока на в5сод интегратора 1 определяются срабатыванием одних и тех же элементов:

0 первого элемента И 8, первого триггера 4, элемента И-НЕ 5 и коммутатора 6. Если, например, нестабильность задержки заднего фронта приведет к увеличению эталонного интервала tj

5 (моменты t, t) на фиг. 2и),то соответствующее увеличение эталонного заряда компенсируется в течение корректирующего интервала t(/, поскольку t| увеличивается на то же время,

0 что и tg , но полярность эталонного тока при этом меняется (моменты tj tj на фиг. 2 и; пунктир на фиг. 2 к). Рассмотренная составляющая погрешности не влияет на выходную частоту пре5 образователя.

На основании изложенного передаточная функдая преобразователя: 1

«ч -RTi(j-it;) в,

0 где R - входное сопротивление интегратора 1;

1 - ток источника 7. Использование изобретенияпозволит устранить влияние задержек С1 абаты5 вания логических элементов и коммутатора и повысить точность преобразователя, особенно для больших коэффициентов преобразования и, соответственно, малых эталонных интервалов времени.

ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В ЧАСТОТУ, содержащий компаратор, элемент И-НЕ, интегратор, первьй вход которого является входом устройства,, a выход подключен к входу ком-паратора, генератор тактовой частоты, первьй триггер, выход которого подключен к первому входу элемента И-НЕ, источник эталонного тока,и коммутатор, выход которого подключен к второму входу интегратора, отличающийся тем, что, с целью повышения точности, в него введены два элемента И, второй, третий и четвертый триггеры, элемент задержки. одновибратор, и реверсивный переключатель, причем первый вход первого элемента И подключен к выходу генератора тактовой частоты, выход первого элемента И через первый триггер подключен к первому входу второго элемента И, выход которого через второй триггер подключен к второму входу элемента И-НЕ, выход которого подключен к управлякнцему входу коммутатора, и через элемент задержки - к счетному входу третьего триггера, выход компаратора подключен к R-входам третьего и четвертого триггеров и является выходом устройства, первый выход третьего триггера подключен к второму входу второго элемента И и к управлякнцему входу реяерсивного переключателя, второй выход третьего триггера через одновибратор подключен к S-входу четвертого триггера, выход которого подключен к второму входу первого элемента И, a источник эталонного тока через реверсивный переключатель подключен к аналоговому входу коммутатора. ND СЛ СО