Устройство для формирования отметок времени Советский патент 1984 года по МПК H03K23/00 

Изобретение относится к импульсной технике и предназначено для надежного счета импульсов и формирования сетки частот.

Известно устройство, обеспечивающее формирование отметок времени, содержащее последовательно соединенные генератор, делитель частоты, счетчик секунд, минут и часов, соединенные с элементами индикации lj .

Недостатками устройства являются низкая помехоустойчивость, связанная с последовательной структурой устройства счета импульсов, зависимость объема оборудования от номенклатуры сетки частот и даипазона оцифровки временных отметок, а также большой объем оборудования в случае необходимости одновременного формирования сетки частот и кодов времени.

Наиболее близким к изобрете}(ию по технической сущности является устройство, содержащее последовательно соединенные опорный генератор, формирователь, блок формирования кода, состоящий из счетчиков временных меток, блок делителей частоты, выходы которого подключены к блоку выходных сигналов, другие выходы которого подключены к выходам блока формирования хода, а также блок управления, подключенный к блоку делителей частоты и к формирователю кода 2j .

Недостатком известного устройства является низкая помехоустойчивость, обусловленная последовательной структурой устройства, поскольку при одновременном срабатывании элементо1В формирования сигналов образуются значительные помехи в шинах питания. Кроме того, изменение номенклатуры формируе 411х частот неизбежно влечет за собой конструктивное изменение устройства, сужает его функциональные возможности.

Целью изобретения является повышение помехоустойчивости и раси1Ирение функциональных возможностей путем расширения номенклатуры формируемых частот.

Поставленная цель достигается тем, что в устройство формирования отметок времени, содержащее опорный генератор, подключенный к входу устройства, а также блок

управления и блок выходных сигналов, введены блок памяти, синхронизатор, счетное и запоминающее устройство, триггер управления, счетчик, элемент сравнения и логический блок выходы устройства подключены соответственно к входу блока выходных сигналов и входу синхронизатора, соответствующие выходы которого подключены: первый к

счетному устройству, второй - к логическому блоку, третий - к первому входу триггера управления, четвертый - к второму входу блока выходных сигналов и первому входу блока управления, пятый - к второму входу блока управления, шестой к входу счетчика, выходы которого соединены с адресными входами запоминающего устройства и блока памяти, а также с третьим входом блока управления, второй вход триггера управления подключен к выходу элемента сравнения, а выход - к третьему входу блока выходных сигналов, четвертому входу блока управления и второму входу логического блока, третий вход которого соединен с выходом блока памяти, а выход подключен к суммирующему входу счетного устройства, информационные входы которого подключены к выходам запоминающего устройства, а выходы соединены с входами запоминающего устройства и входами элемента сравнения, другие входы которого подключены к выходам блока памяти, вход записи которого соединен с третьим врлходом блока управления, остальные выходы которого соответственно подключены: первый выход - к входу установки счетчика, второй - к входу установки счетного устройства, четвертый - к входам записи запоминающего устройства, пятый и шестой - к соответствующим входам формирователя, седьмой - к входу сброса счетного устройства, восьмой - к третьим входам триггера управления и счетчика чет-вертому входу блока выходных сигналов, второму входу синхронизатора и четвертому входу устройства, девятый - к входу записи блока памяти.

На чертеже представлена структурная схема устройства для формирования отметок времени. Устройство содержит опорный генератор 1, подключенный к первому входу формирователя 2, включающего делитель 3 частоты, входы которого являются соответственно первым и вто рым входами формирователя 2, а один из выходов соединен с первым входом первого элемента И 4, формирователя второй вход которого подключен к выходу первого триггера 5 формирователя, входы которого соединены соответственно с вторым и третьим входами формирователя 2, выход первого элемента И 4 формирователя является вторым выходом формирователя 2 и подключен также к входу второго триггера 6 формирователя, другой вход которого является четвертым входом формирователя 2, а выход кото рого подключен к входу второго элемента И 7 формирователя, другой вход которого соединен с другим выходом делителя 3 частоты, а выход является первым выходом формирователя 2 и сое динен с первым входом синхронизатора 8, соответствующие выходы которого подключены к счетному устройству 9, первому входу логического блока 10, к первому входу триггера 11 управления, соответствующим входам блока 12 управления и к входу счетчика 13, выходы которого соединены с соответствующими входами блока 12 управления, а также с адресными входами запоминающего устройства 14 и блока 15 памяти, соответствую цие выходы которого подключены к первому входу логического блока 10 и входам элемента 16 сравнения, другие входы которого соединены с выходами счетного устройства 9 и входами запоминающего устройства 14, а выход - с вторым входом триггера 11 управления, выход которого подключен к второму входу логического блока 10, соответствующему входу блока 12 управления и входу блока 17 выходных сигналов , выход блока 10 подключен к суммирующему входу счетного устройства 9, первые установочные входы которого подключены к выходам запоми нающего устройства 14, вход записи которого соединен с соответствующим выходом блока 12 управления, остальные выходы которого соответстенно подключены к второму и третьему входам формирователя 2, объединенным входам сброса триггера 11, счетика 13, синхронизатора 8, блока 17 ыходных сигналов и счетного устройтва 9, к входам установки счетчика 13, входам предварительной заиси блока 13 памяти, входам предварительной установки счетного устройства 9, второй выход формирователя 2 соединен с соответствующим входом блока 17 выходных сигналов. Логический блок 10, выполненный, например, как показано на чертеже, содержит элемент НЕ 18, вход и выход которого подключен соответственно к первым входам первого 19 и.второго 20 элементов И логического блока, выходы которых соединены с входами элемента ИЛИ 21 логического блока, при этом выход элемента ШШ 21 является выходом логического блока 10, вход элемента НЕ 18 - третьим входом логического блока, объединенные вторые входы первого 19 и второго 20 элементов И - первым его входом, а третий вход второго элемента И 20 - вторым входом логического блока 11. Блок 12 : :равления, может быть выполнен, например, как показано на чертеже. Дпя предварительной записи чисел в запоминающее устройство использованы кнопочный переключатель 22 и элемент ИЛИ 23, для сброса и установки - цепь из кнопочного переключателя 24 и 25, дешифратора 26,элементов ИЛИ 27 и 28, элемента И 29, для предварительной записи чисел в счетчик и блок памяти - кодовые шины. Блок 17 выходных сигналов состоит, например, из регистра 30 сдвига и выходных вентилей 31 и 32. Устройство работает следующим образом. С помощью блока 12 управления производится установка всех элементов устройства формирования отметок времени в исходные состояния. Сигналом с выхода блока 12 управления производится сброс блока 17 выходных сигналов, сброс счетчика 13, установка триггера 6 в формирователе 2 и триггера 11 в состояние О, установка синхронизатора 8 в исходное состояние 000001. Далее производится предварительная установка в ячейки запоминающего устройства 14 текущего значения временных интепвалов. Установка и обнуление производятся следующим образом. В счетчик 13 сигналами с выхода блока 12 управления устанавливаются код адреса ячеек устройства 14 для хранения значений часовых инте валов времени. Код может быть набран, например, кнопочными переключателями. С второго выхода блока 12 управления на вход предваритель ной установки счетного устройства 9 поступает код установки текущего значения часовых интервалов. На входы предварительной записи блока 15 памяти с третьего выхода блока 12 управления подается код числа, определяющего максимальное количес во импульсов, которое должно быть коплено в часовом интервале, т.е. код числа 24. С девятого выхода блока 12 управления на блок 15 пам ти подается сигнал записи. С четве того выхода блока 12 управления через элемент ИЛИ 23 от кнопочного переключателя 22 поступает сигнал на вход записи устройства 14. Соде жимое счетного устройства 9 перепи вается в соответствующие ячейки ус ройства 14. Далее сигналом с первого выхода блока 12 управления в счетчике 13 устанавливают код адреса ячеек запоминающего устройства 14 для хранения значения минутных интервалов Аналогично описанному выше в счетном устройстве 9 устанавливают код текущего значения минутных интервалов времени, который переписывается в соответствующие ячейки устройства 14 и код числа 60 в блоке 15 памяти. Аналогично остальные ячейки устройства 14 устанавливают в нулевые состояния, а в блоке 15 памяти записываются соответственно коды максимальных чисел, соответствующих данному временному интервалу. После окончания предварительной установки в счетчике 13 остается код адреса ячеек устройства 14 для хранения наимёньщих интервалов времени. Устройство подготовлено к работе. С пятого выхода блока 12 управления подается сигнал Пуск, который устанавливает триггер 5 в состояние О. Как только с шестого выхода блока 12 управле1шя посту пает сигнал, привязанный к эталонному, делитель 3 частоты обнуляется, триггер 5 опрокидьгеается, и с выхода элемента И 4 формирователя 2 поступает сигнал с частотой fg, который, в свою очередь, опрокидывает триггер 6, и сигналы с второго выхода делителя 3 частоты с частотой f через элемент И 7 поступают на вход формирователя 2 и на вход синхронизатора 8. Для правильной работы устройства необходимо выполнение следующих условий Ч п- f,, , где п - число формируемых временных интервалов. Рассмотрим работу устройства на примере формирования нескольких частот и оцифровки секундных, минутных, часовых временных меток. f, 5 кГц, f2 2 кГц, f 1 кГц, f 100 Гц, fj 1 Гц, t ч, fg 1 сут {24 ч); п 8. Если fg 10 кГц, то f 1 МГц. Пусть коэффициент пересчета счетного устройства 9 равен 100. В ячейки блока 15, памяти, соответствующие формируемым частотам, записывается значение необходимого числа импульсов, которое должно содержать счетное устройство 9 для получения данной частоты. В блоке 15 памяти имеется дополнительный выход, который необходим для того, чтобы при определенном объеме счетного устройства 9 обеспечить входные сигналы для ячеек, формирующих низкие частоты. При этом сигналом с дополнительного выхода блока 15 памяти на вход счетного устройства 9 через логический блок 10 поступает либо логическая 1, либо сигнал с выхода триггера 11. Логический уровень сигнала на дополнительном выходе блока 15 памяти (логический О или логическая 1) определяется значением формируемой частоты (коэффициентом деления f коэффициентом пересчета счетного устройства 9. В данном случае, если коэффициент пересчета счетного устройства 9 равен 100, то непосредственно из входной частоты 10 кГц могут быть сформированы частоты с f по fд. При этом сигнал с дополнительного выхода блока 15 памяти обеспечивает формирование на выходе логического блока 10 уровня логической При формировании, например, час тоты f.f на вход счетного устройства 9 вместо логической 1 через логический блок 10 сигналом с дополнительного выхода блока 15 памя ти подключается выход триггера 11. В этом случае входной сигнал на счетное устройство 9 подается толь ко при полном заполнении ячеек зап минающего устройства 14 предьщущего адреса, т.е. входным сигналом является предьщутцая частота. В таб лице приведены числа, которые должны быть записаны в блоке 15 па мяти для формирования соответствую щих частот и уровень сигнала на ег дополнительном выходе. Установка сигнала на дополнитель ном выходе производится также в режиме предварительной установки. Например, в ячейки с адресом частоты f записывается код 0100...01, для f- - 1010...01 и т.д. (левый разряд является самым младшим). В первоначальный момент времени на выходе счетчика 13 имеется код адреса ячейки запоминающего устройства 14, в которой происходит накопление числа импульсов для формирования сигнала с частотой 5 кГц (нулевой адрес). С выхода блока 15 памяти на вход элемента 16 сравнения поступает двоичный код числа N 2, ас дополнительного выхода сигнал логической 1, которьй формирует уровень логической 1, на выходе логического блока 10. С приходом сигнала запуска с пятого и шестого выходов блока 12 управления на вход триггера 6 поступает сигнал с частотой 10 кГц. Этот сигнал опрокидывает триггер 6 и разрешает прохождение на вход синхронизатора 8 и myльcoв с частотой. 1 МГц. Сигнал с первого выхода синхронизатора 8 разрешает перезапись содержимого ячейки 3anoNMHaraniero устройства 14с адресом, указываемым счетчиком 13, в счетное устройство 9. Сигнал с второго выхода синхронизатора В добавляет к содержимому счетного устройства 9 единицу, т.е. на его суммирующий вход с логического блока 10 поступает логическая 1. На выходе элемента 16 сравнения сигнал отсутствует (т.к. на других входах установлен код числа 2, а предварительное содержимое ячейки запоминающего устройства 14 было равно нулю) и триггер 11 остается в исходном состоянии (т.е. на его выходе сохраняется уровень логического О) . Сигнал с четвертого вьксда синхронизатора 8 не проходит через схему блока 12 управления. Сигнал с пятого выхода синхронизатора 8 через элемент ИЛИ 23 блока 12 управления разрешает перезапись содержимого счетного устройства 9 в ячейКУ запоминающего устройства 14 с адресом, указанным счетчиком 13 (в данном случае адрес нулевой). Сигнал с шестого выхода синхронизатора 8 увеличивает на единицу содержимое счетчика 13, т.е. устанавливается следуюший адрес блока 15 пайяти и запог-шнающего устройства 14. В нашем примере в устройстве 14 устанавливается адрес ячейки, где происходит накопление числа импульсов для формирования сигнала с частотой 2 кГц. При этом на вход элемента 16 сравнения поступает код числа 5 и процесс повторяется. Аналогичный процесс происходит при формировании сигналов с частотой fj (1 кГц). При этом блок 15 памяти вьщает код числа 10. При переходе к адресу для формирования сигналов частотой с дополнительного выхода блока 15 памяти снимается сигнал логического О, который подключает на второй вход элемента И 20 логического блока 10 триггер 11, который находится в сос тоянии логического О. В этом случае добавление единицы к содержимому устройства 9 не происходит. Это случится только тогда, если на предьщущем цикле произойдет полное накопление и триггер 11 будет в сое тоянии логической 1. В нашем примере при поступлении второго входного импульса частотой 10кГц происходит полное накопление в ячейке fj . Сигнал с выхода элемента 16 сравнения по третьему такту синхронизатора 8 опрокидывает триггер 11, сигнал с выхода кото рого поступает на вход блока 17 выходных сигналов и переписывается в него по четвертому такту. На выходе блока 17 при поступлении входного импульса 10 кГц появляется выходной сигнал с частотой 5 кГц. Через элемент ИЛИ 28 и элемент И 29 блока 12 управления происходит обну ление содержимого счетного устройст ва 9, на пятом такте нулевое состоя ние переписывается в ячейку устройства 14. На шестом такте происходит смена адреса в счетчике 13. Для яче ек frt, f, f аналогично формируется выходной сигнал. Рассмотрим формирование частоты fg - 1 Гц. При переходе к адресу этой частоты, как видно из таблицы с дополнительного выхода блока 15 памяти на логический блок 10 снимается логический О. Это означает, что в- блоке 10 элемент И 19 отк лючен, а подключен элемент И 20, т.е. в счетное устройство 9 на такте добавляется единица только в слу чае, если триггер 11 находится в состоянии 1. Это происходит тогда, когда сформирована предьвду1цая частота ( ), т.е. сигналом с выхода элемента 16 сравнения триггер 11переходит в состояние 1. Поэто му при формировании fс в счетное устройство 9добавляется очередной сигнал после формирования f. Для этих ячеек в блоке 15 памяти записа но число 10. До того, как это число наберется, триггер 11 на третьем такте возвращается в состояние О. После того, как в счетном устройстве установится число 10, срабатывает элемент 16 сравнения, триггер 11 опрокидывается в 1, на выходе блока 17 выходных сигналов появляется сигнал с частотой fc« При формировании fg, t., fg происходит аналогичный процесс. Рассмотрим формирование кодов оцифровки отметок времени. Ячейки запоминающего устройства 14 для формирования частоты f - 1/60 Гц (1 мин) являются одновременно ячейками для хранения кода оцифровки секундных меток. После того, как сформирована частота f 1 Гц, триггер 11 переходит в состояние 1. -По шестому такту синхронизатора 8 и на этом цикле меняется содеижимое счетчика 13 и в нем устанавливается адрес ячейки для формирования частоты fg 1/60 Гц. С дополнительного выхода блока 15 памяти снимается логический О, т.е. через второй управляющий вход логического блока 10 на его выход подключается выход триггера 11. С приходом первого такта в цикле формирования частоты 1/60 Гц в устройство 9 переписывается состояние ячейки запоминающего устройства 14 (в данном случае оно нулевое), на втором такте происходит добавление единицы в счетное устройство 9, на третьем такте - сброс триггера 11, так как на выходе блока 15 код числа 60, на четвертом такте обнуления не происходит, на пятом такте состояние счетного устройства 100000 переписывается в ячейку устройства 14. Код числа секунц далее может сниматься на индикацию или любое другое регистрирующее устройство. Аналогично формируются коды минутных и часовых меток времени. После формирования самой низкой частоты, в данном примере 1/86400 Гц (период 24 ч), код адреса этих ячеек дешифрируется в дешифраторе 26 блока 12 управления, по пятому такту этого цикла сигнал с дешифратора через элемент ИЛИ 27 поступает на сброс триггера 11, счетчика 13, триггера 6 и установку синхронизатора 8 в исходное состояние 000001. Весь цикл повторяется сначала с приходом сигнала с первого выхода делителя 3 частоты 3 (в дан ном примере 10 кГц). Для привязки сигналов сетки выходных частот на выходные вентили (31 и 32) блока 1 заведен строб-импульс. Таким образом, предлагаемое уст ройство позволяет сформировать любую сетку частот и код оцифровки текущего времени. Формирование раз личных частот и кодов производится с помощью одного счетного элемента - счетного устройства, остал ные элементы являются вспомогатель ными. При этом моменты срабатывания отдельньк элементов разнесены во времени благодаря наличию синхр низатора . Запоминающее устройство 14 пред ставляет собой обычное запоминающее устройство с произвольной выбо кой, имеющее одинаковую скорость записи и считывания, и может быть реализовано, например, на микросхемах 133РУ5,, 134РУ6, 564РУ2, 564ИР1.1/564ИР12. 505РУ2, 505РУ4, 505РУ6, 135РУ4 и т.д. Блок 15 памяти является энергонезависимым запоминающим устройством, имеющим постоянную запись и сохраняющим информацию при отключении питания. Он может быть реали зован с использованием, например, программируемых постоянных запоминающих устройств 541РТ4, 556РТ4, 556РТ5, 558РР1, 539РБ1 и т.д. Эффе ты наводок от одновременно срабаты вающих элементов складываются, и п мехи в сигнальных цепях тем больше, чем больше одновременно срабатывающих элементов. В существующих устройствах, пре ставляющих собой последовательно включенные счетные элементы, проис ходит одновременное срабатывание этих элементов и, таким образом, в других сигнальных цепях и щинах питания образуются значительные помехи. Так, при формировании сигналов самой низкой частоты одновре менно должны переключаться все делители и счетчики, входящие в сост 6812 устройства. В преяпожонтюм устройстве каждый раз будет срабатьгаать только счетное устройство, затем блок выходных сигналов, запоминающее устройство. Если принять счетное устройство эквивалентным по объему одному из счетчиков аналогов, то количество одновременно переключаемых элементов в предложенном устройстве будет в три раза меньше. Это значительно уменьшает наводки в цепях питания и повышает устойчивость устройства к внешним помехам, так как сбои происходят, как правило, в момент переключения элементов . В предложенном устройстве формирование той или иной частоты определяется не наличном физической связи одного делителя с другим, а коэффициентом, предварительно записанным в блоке памяти. Это позволяет изменить номенклатуру выдаваемой сетки частот, не изменяя структуры и связей устройства. При этом такое изменение производится простотой записью кодов требуемых коэф()иг:,иентов деления. Таким же образом можно получить сигналы одной и той же частоты на двух или более выходах устройства. Для этого предварительной записью меняптся адреса выходов в запоминающее устройство. Это позволяет без изменений в схеме устройства перераспределитель сигналы по разным выходам, т.е. расширить функциональные возможности устройства. Так как различные потребители используют сигналы ограниченной номенклатуры частот и различное количество этих сигначов, то возможности, представляемые предлагаемым устройством, позволяют в наилучшей степени учесть требования потребителей за счет перераспределения сигналов сетки частот по выходам. Устройство позволяет для каждого потребителя формировать ту сетку частот,, которая требуется в конкретном случае, всего лишь за счет предварительной записи в блоке памяти. Это позволяет значительно снизить объем выходных устройств и уменьшить количество связей.

Ф-ТОтметь/и 8/земени

УСТРОЙСТВО ФОРМИРОВАНИЯ ОТМЕТОК ВРЕМЕНИ, содержащее опорный генератор, подключенный к входу устройства, а также блок управления и блок выходных сигналов, отличающееся тем, что, с целью повьппения помехоустойчивости и расширения его функциональных возможностей путем расширения номенклатуры формируемых частот, в него введены блок памяти, синхронизатор, счетное и запоминающее устройство, триг гер управления, счетчик, элемент сравнения, логический блок, причем выходы устройства подключены соответственно к входу блока выходных сигналов и входу синхронизатора, соответствующие выходы которого подключены: первый к счетному устройству, второй - к логическому блоку, третий - к первому входу триггера управления, четвертый - к второму входу блока выходных сигналов и первому входу блока управления, пятый - к второму входу блока управления, шестой - к входу счетчика. j ;.йО;гвыходы которого соединены с адресными входами запоминающего устройства и блока памяти, а также с третьим входом блока управления, второй вход триггера управления подключен к выходу элемента сравнения, а выход - к третьему входу блока выходных сигналов, четвертому входу блока управления и второму входу логическо о блока, третий вход которого соединен с выходом блока памяти, а выход подключен к суммирующему входу счетного устройства, информационные входы которого подключены к выходам запоминающего 3 устройства, а выходы соединены с входами запоминающего устройства (О и входами элемента сравнения, другие входы которого подключены к выходам блока памяти, вход записи которого соединен с третьим выходом блока управления, остальные выходы которого соответственно подключены: первый выход - к входу установки счетчика, второй - к входу установки счетного устройства, четвертый - к входам записи запоминающего устройства, пятый и шестой - к соответствующим входам формирователя, седьмой - к входу сброса счетного устройства, восьмой - к третьим входам триггера управления и счетчика, четвертому входу блока выходных сигналов, второму входу синхронизатора и четвертому входу устройства, девятый - к входу записи блока памяти.