Устройство для контроля дискретных систем Советский патент 1984 года по МПК G06F11/30 

ры которого соединены с выходами со.ответствуницих элементов И группы бло|- ка хранения эталонов, первые; входы которых соединены с выходами узла памяти блока хранения эталонов, вторые входы элементов И группы блока хранения эталонов соединены с соответствукшщми выходами регистра сдвига коммутатора-распределителя, вых.ац ;к11адтего разряда которого соединен с управляющим входом узла памяти бло ка хранения эталонов, информационный вход которого является входом эталонов устройства, выход регистратора соединен с первыми входами второго и третьего элементов И блока фиксации лошибки, выходы которого соединены со счетными входами соответственно второго и третьего счетчиков, выходы которых соединены соответственно с первым и вторым информационными входами схемы сравнения, управляидций вход которой соединен с входом элемента задержки и выходом пятого элемента ШШ блока фиксации ошибки, первый ,вход которого соединен с третьим выходом дешифратора, четвертый и пятый выходы которого соединены соответственно с вторыми входами второго и третьего элементов ИЛИ блока фиксации ошибки, выходы которых соединены соответственно с вторыми входами второго и третьего элементов И блока фиксации ошибки, шестой выход дешифратора соединен с вторым входом пятого элемента ИЛИ блока фиксации ошибки и первыми входами четвертого и пятого элементов И блока фиксации ошибки, выходы которых соединены с соответствующими входами шестого элемента ИЛИ блока фиксации ошибки, 9ыход которого соединен с |1ервым входом второго элемента ИЛИ и первым входом Седьмого элемента ИЛИ блока фиксации ошибки, выход которого соединен с установочным входом первого счетчика, выход несравнения схемь сравнения соединен с вторым входом четвертого элемента И блока фиксации ошибки,и первым входом восьмого элемента ШШ блока фиксации ошибки, выход которого соединен с установочными входами второго и третьего счетчиков, выход сравнения схемы сравнения соединен с вторым входом восьмого элемента ИЛИ блока фиксации ошибки и первым входом шестого элемента И, блока фиксации ошибки, второй и третий входы которого соединены соответственно с выходом элемента задержки и прямым выходом сумматора по модулю два блока фиксации ошибки, инверсный выход которого соединенс вторым входом пятого элемента И блока фиксации ошибки, выход шестого элемента И блока фиксации ошибки соединен с вторым входом второго элемента ИЛИ и вторым входом седьмого элемента ИЛИ блока фиксации ошибки, первый, второй, четвертый и пятый выходы дешифратора соединены с вторыми входами соответствующих элементов И группы блока фиксации ошибки, регистра сдвига кр Ф1утатора-распределителя соединены с соответствуницими входами третьего элемента ИЛИ, выход элемента И соединен с информационным входом регистратора, выход шестого элемента ИЛИ блока фиксации ошибки является выходом неисправности устройства.

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДИСКРЕТНЫХ СИСТЕМ, содержащее блок индикации, группу элементов И, регистратор, формирователь импульсов, два элемента ИЛИ и коммутатор-рас.пределитель, содержащий регистр сдвига и группу элементов И, причем выходы регистра сдвига коммутатора- распределителя соединены с первыми входами соответствующих элементов И группы и первыми входами соотнетствуищих элементов И группы коммутатора-распределителя, вторые входы которых являются информационными входами устройства, выходы элементов И группы коммутатора-распределителя соединены с соответствующими входами первого элемента ИЛИ, вторые входы элементов И группы объединены с первым входом второго элемента ИЛИ, выход которого соединен через формирователь импульсов с тактовым входом регистра сдвига коммутатора-распределителя, выходы элементов И группы соединены с соответствующими входами блока индикации, отличающееся тем, что, с целью повышения достоверности контроля в него введены третий и четвертый элементы ИЛИ, генератор импульсов, элемент И, блок хранения эталонов, содержащий узел памяти и группу элементов И, блок фиксации ошибки, содержащий три счетчика, дешифратор, шесть эле. ментов И, группу элементов И, восемь элементов ИЛИ, схему сравнения, сумматор по модулю два, элемент задержки, причем первые входы всех элементов И группы блока фиксации ошибки соединены с первым входом первого элемента И блока фиксации ошибки, с управлякицим входом сумматора по модулю два блока фиксации ошибки и выходом третьего элемента 11Г1И выходы элементов И группы блок фиксации ошибки/соединены с соответ(Л ствунлцими входами первого элемента ИЛИ блока фиксации ошибки, выход которого соединен с управлякщим входом регистратора, выход генератора импульсов соединен с вторым вхбдом первого элемента .И блока фиксации ошибки, выход которого соединен со счетным входом первого счетчика, вы ход которого соединен с входом депш05 4 фратора, первый и второй выходы кото;рого соединены с первыми вхсдами второго и третьего элементов ИЛИ блока фиксации ошибки, выходы которых соединены с соофветствующими входами четвертого элемента ИЛИ блока фиксации ошибки, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом первого элемента ИЛИ и первым информационным входом сумматора по модулю две блока фиксации ошибки, второй информационный вход которого соединен с выходом четвёртого элемента ИЛИ, вхо

Изобретение относится к автоматике, контрольно-измерительной и вычислительной технике и может быть использовано для контроля и поиска неисправностей функциональных элементов дискретных систем.

Известно устройство для отыскания неисправных узлов ЭЦВМ, содержащее блок коммзггации со схемой сравнения, второй вход котсчой подключен к эталонным узлам, а блок коммутации соединен с распределительным счетчиком, .служащим для управления, последоватепьньтм подключением проверяемых узлов через блок коммутации к первому входу схемы сравнения Л.

Недостатками данного устройства являются необходимость остановки ЭЦВМ для проведения контроля, необходимость формирования стимулирую щих воздействий для оценки реакции на них проверяемых узлов, отсутствие индикации отказа и необходимость при менения эталонных узлов. Наиболее близким техническим.рерением к предлагаемому является устройство для контроля функциональных элементов дискретных систем, содержа щее коммутатор-распределитель на регистре сдвига и элементах И, пер-вые входы которых подключен. к соот ветствующим входам сигналов контролируемых элементов коммутатора-распределителя, а выходы соединены с соответствуинци выходами коммутатора-распределителя, которые через первый элемент ИЛИ соединены с входом измерительной схемы. По числу контролируемых элементов устройство содержит группы последовательно вклю ченных элементов И, элементов памяти и индйкаторньк ламп, формирователь импульсов и второй элемент ИЛИ, вход которого подключены соответственно к выходам измерительной cxeMbi и первого элемента ИЛИ, а выход соединен с входом формирователя импульсов присоединенного вькодом к управляющему входу регистра сдвига коммутатора-распределителя, информационные входы которого подключены к первым входам соответствукнцих элементов И, вторые входы которых соединены с выходом измерительной схемы 2 . Недостатком известного устройства является невысокая достоверность контроля, поскольку однократное измерение при воздействии помех может дать неправильный результат. Цель изобретения - повьштение достоверности контроля. Поставленная цель достигается тем что в устройство для контроля дискретных систем, содержащее блок индикации, группу элементов И, регистратор, формирователь импульсов, два элемента ИЛИ и коммутатор-распределитель, содержащий регистр сдвига и группу элементов И, причем выходы ре гистра сдвига коммутатора-распредег лителя соединены с первыми входами соответствукнцих элементов И группы и первыми входами соответствующих элементов И группы коммутатора-распределителя, вторые входы которых являются информационными входами уст ройства, выходы элементов И группы коммутатора-распределителя соединены с соответствующими входами первого элемента ИЛИ, вторые входы элемен тов И группы объединены с первым входом второго элемента ИЛИ, выход ко торого соединен через формирователь импульсов с тактовым входом регистра сдвига коммутатора-распределителя выходы элементов И группы соединены с соответствующими входами блока индикации, введены третий и четвертьй элементы ИЛИ, генератор импульсов, элемент И, блок хранения эталонов, содержащий узел памяти и группу лементов И, блок фиксации ощибки, содержащий три счетчика, дешифратор шесть элементов И, группу элементов И, восемь элементов ИЛИ, схему сравнения, сумматор по модулю два, элемент задержки, причем перв.ые входы всех элементов И группы блока фиксации ошибки соединены с первым входом первого элемента И блока фиксации ошибки,-с управляющим входом сумматора по модулю два блока фиксации ошибки и выходом третьего эле- мента ИЛИ, выходы элементов И групщд блока фиксации ршибки соединены с соответствующими входами первого элемента ИЛИ блока фиксации овшбки, выход которого соединен с управляющим входом регистратора, выход генератора импульсов соединен с вторым входом первого элемента И блока фйксаг и ошибки, выход которого соедине.н со счетным входом первого счетчика, выход которого соединен с входом дешифратора, первый и второй выходы которого соединены с первыми входами второго и третьего элементов ИЛИ блока фиксации ошибки, выходы которых соединены с соответствующи- -, ми входами четвертого элемента ИЛИ блока фиксации ошибки, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом первого элемента ИЛИ и первым информационным входом сумматора по .модулю два блока фиксации ошибки, второй информационный вход которого соединен с выходом четвертого элемента ИЛИ, входы которого соединены с выходами соответствующих элементов И группы блока хранения эталонов, первые входы которых соединены с -BbKoaavM узла памяти блока хранения эталонов, вторые входы элементов И группы блока хранения эталонов соединены с соответствующими выходами регистра сдвига коммутатора-распределителя, выход младшего разряда которого соединен с управляющим входом , узяа памяти блока хранения эталонов, информационный вход которого является входом эталонов устройства, выход регистратора соединен с первыми входа ми второго и третьего элементов И блока фикса ии ошибки, выходы которого соединены со cчeтны и входами соответственно второго и третьего счетчиков, выходы которых соединены соответственно с первьтм и вторым информационш 1ми входами схемы сравнения, управляющий вход которой соединен с входом элемента эадержки и выходом пятого элемента ИЛИ блока фиксации ошибки, первый вход которого соедишен с третьим выходом дешифратора, . четвертый и пятьй выходы которого соединены соответственно с вторыми входами второго и третьего элемен- тов ИЛИ блока фиксахщи ошибки, выходы которых соединены соответственно с вторыми входами второго и третьего элементов И блока фиксации ошибки, шестой выход дешифратора соединен с втррьш входом пятого элемента ШШ блока фиксации ошибки и первыми входами четвертого и пятого элементов И блока фиксации ошибки, выходы которых соединены с соответствуклщми входами шестого элемента ИДИ блока фиксации ошибки, выход которого соединен с первьм входом второго элемента ИЛИ и первым входом седьмого элемента ИЛИ блока фиксации ошибки, выход которого соединен с установочным входом первого счётчика, выход несравнения схемы сравнения соединен с вторым входом четвертого эле мента И блока фиксации ошибки и первым .входом восьмого элемента ИЛИ блока фиксации ошибки, выход которого соединен с установочными входами второго и третьего счетчиков, выход сравнения схемы сравнения соединен с втоI..

рым входом восьмого элемента или блока фиксации ошибки и первым входом шестого элемента И блока фиксации ошибки, второй и третий входы которого соединены соответственно с выходом элемента задержки и прямым выходом сумматора по модулю два блока

фиксации ошибки, инверсный выход которого соединен с вторым входом пятого элемента И блока фиксации ошибки, выход шестого элемента И блока фиксащш ошибки соединен с вторым входом второго элемента ИЛИ и вторым

входом седьмого элемента ИЛИ блока фиксации ошибки, первый, второй, четвертый и пятый выходы дешифратора соединены с вторыми входами соответствующих элементов И группы блока фиксации ошибки, выходы регистра сдвига коммутатора-распределителя соединены с соответствугацими входами третьего элемента ИЛИ, выход элемента И соединен с информационным входом регистратора, выход шестого элемента ШШ блока фиксадаи ошибки является выходом неисправности устройства .

На фиг. 1 изображена структурная схема устройства для контроля дискретных систем на фиг. 2 - структур ная схема блокд фиксации ошибки.

Устройство для контроля дискретных систем (фиг. 1) содержит коммутатор-распределитель 1, первьтй эле мент ИЖ 2, регистратор 3, второй элемент ИЛИ 4, фopмиpoвkтeль 5 ймЕульсов, группу элементов И 6, блок

индикации, генератор 8 импульсов, регистр 9 сдвига коммутаторараспределителя 1, группу элементов И 10 коммутатора-распр еделителя 1, информационные входы 11-14 устройств, ва, блок 15 хранения эталонов, четвертый элемент ИЛИ 16, третий элемент ИЛИ 17, блок 18 фиксации ошибки группу элементов И 19 блока 15 хранения эталонов, узел 20 памяти блока 15 хранения этaлoнoBj вход 21 эталонов устройства, элемент И 22 и выход 23 неисправности устройства.

Блок 18 фиксации ошибок (фи,г. 2) содержит восьмой элемент ИЛИ 24 шестой элемент И 25 , группу элементов. И 26, первый элемент ИЛИ 27, первый элемент И 28, первый счетчик 29, дешифратор 30, второй, третий, пятый ичетвертьй элементы ИЛИ 31-34 второй и третий элементы И 35 и 36, второй и третий счетчики 37 и 38, схему 39 сравнения, четвертый элемент И 40, шестой элемент ИЛИ 41, пятый элемент И 42, Сумматор 43 по модулю два, седьмой элемент ИЛИ 44 и элемент 45 задержки.

Устройство работает следуюпщм образом.

Включением питания счетчики 29, 37 и 38 импульсов, кольцевой регистр 9 сдвига и блок 15 хранения эталонов устанавливаются в исходное состоние. Выходные сигналы с контролируемых объектов поступают на информационные входы 11-14устройства. Смена значений, сигналов на информационных входах 11-14 и на выходе узла 20 памяти происходит в одни и те же моменты времени, Т-.е. когда будут опрошены все йходы 11-14, и в момент, когда регистр 9 сдвига переходит к опросу входа 11, производится смена входной информации на входах 11-14. С появлением сигнала на выходе младшего разряда регистр 9 сдвига обеспечивается перепись информации в узле 20 памяти. Коммутатор-распределитель 1 поочередно, начиная с входа 11, подключает входные сигналы с контролиру мых объектов через элементы И группы 10, первьй элемент ИЛИ 2 и элемент И 22 к информационному входу регистр тора 3, а с выхода элемента ИЛИ. 2 контролируемый сигнал поступает и на первый информащюнный вход сумматора 43 по модулю два. Регистратор 3 представляет собой аналого-цифровой преобразователь. Элементы И 10 группы и элемент И 22 выполняют функции электронных ключей линогда их называют коммутаторы илипереключатели), т.е. при подаче сигнала на один из входов обеспечивает;ся прохождение сигнала от другого вх . да элемента на его выход. Одновременно с коммутатора-рас пределителя 1 с соответствующего выхода регистра 9 через элемент ИЛИ 17 вьщается сигнал, который поступает на первые входы элементов И 26 группы, элемента И 28 и на управляющий вход сумматора 43 по модулю два блока 18 принятия решения. На второй вход элемента И 28 поступают импульсы с генератора 8 импульсов. Работа блока 18 принятия решения основывается на том, что производится измерение контролируемого парамет ра дважды, едли полученная информация в рез гльтате первого и второго измерений совпадает или отличается на величину мпадщего разряда из-за ошибки квантования АЦП, то переходят к измерению сигнала со следующего вх да информационного входа. Если количество импульсов соответствугацих контролируемому параметру, отлйчается на величину более чем в одном кпадщем разряде, то производится еще третье и четвертое считывание контролируемого параметра и дальнейший аналогичный анализ. Количество пар считывания определяется временем опроса всей совокупности контролируемых параметров. Одновременнр в блоке 18 фиксации ошибки производится сравнения значения контролируемого параметра (нуля или единицы) с его эталойным значением. Импульсы с выхода генератора 8 через элемент И 28, подготовленный к открытию сигналом с элемента ИЛИ 17, поступают на вход счетчика 29, который соединен с входом дешифратора Зй При возбуждении первого выхода в дешифраторе 30 подается сигнал на первьй вход элемента И 22через элементы ИЛИ 31 и ИЛИ 34 и на второй вход первого элемента И 26 группы. Элемент И 26 группы открывается и через элемент ИЛИ 27 вьщает команду на управляющий вход регистратора 3. С этого момента регистра тор 3 начинает свою работу. В счетчик 37 с выхода регистратора 3 через элемент И 35, подготов- ленный 1C открытию выходным сигналом элемента ИЛИ 31, записывается количество импульсов, пропорциональное измеряемой величине сигнала на входе Пили 12, или 13, или 14. При возбуждении второго выхода в / дешифраторе 30 через элементы ИЛИ 34 и Е 22 происходит повторное подключение регистратора 3 к входам 11- . 14, а пуск его проибходит по командё через соответствующие элементы И 26 группы иэлемент ИЛИ 27. В этом слуае с регистратора 3 количество имульсов, пропорциональное измеряемой еличине, записьгеается через элемент 36 в счетчик 38. При записи с генератора 8 в счетик .29 третьего импульса возбуждаетя третий выход в дешифраторе 30. Это беспечивает через элемент; ИЛИ 33 поачу управляющего воздействия на хему 39 сравнения. Схема 39сравнения обеспечивает оразрядное сравнение количества имуЛьсов, записанных в счетчиках 37 38. Поразрядное сравнение производится t точностью до младшего разяда в счетчиках 37 и 38, т.е. мпадиб разряды в-сравнении не участвуют Если информации, записанная в счетчиках 37 и 38 совпадает, то с выхода сравнения схемы 39 сравнения сигнал поступает на первый вход элемента И 25. Если сигнал, поступающкй с выхода элемента ИЛИ 2, совпадает с эталонным сигналом, поступакя им на второй информационный вход сумматора 43 по модулю два fc выхода элемента ИЛИ 16, то с прямого выхода сумматора 43 по модулю два вьдается единичный сигнал на третий вход элемента И 25. При наличии единичного сигнала на выходе элемента ИЛИ 33, поступающего через элемент 45 задеряаси, элемент И 25 в этом случае формирует единичный сигнал, на элемент ШШ 4 для опроса следующего параметра, подаваемого на входы 11-14. Одновременно через элемент ИЛИ 24 с второго выхода сравнения схемы 39 сравнения вьщается сигнал на приведение счетчиков 37 и 38 в исходное состояние. В это же время с выхода элемента ИЛИ 25 через элемент ИЛИ 44 поступает сигнал на установленный вход счетчика 29 для приведения его 6 исходное состояние. Если информация, пост;5шающая на входы схе мы 39 сравнения, не совпадает, то появляется сигнал на ее выходе не-, сравнения, который поступает на входы элементов И 40 и ШШ 24. Элемент И 40 закрыт, так как не возбуядцена шестая шина в дешифраторе 30. С выхода элемента ИЛИ 24 Сигнал поступает на установочные входы счетчиков 37 и. 38 для приведения их в исходНое состояние. При записи четвертого импульса в счетчик 29 возбуждается четвертый выход в дешифраторе 30. Это обеспейивает подачу сигнала через элемент ИЛИ 31 на элемент И 35, который под готавяивается к открытию, а подключ ние регистратора 3 осуществляется ч .рез элементы ИЛИ 34 и И 22. Пуск ре гйстратора 3 осуществляется череэ элементы И 26 и ИЛИ 27. В счетчике 37 снова записывается количество импульсов, пропорциональное величин измеряемого сигнала на выходах 1114. При записи пятого импульса в сч :чик 29 на пятом выходе дешифратора ;30 возникает сигнал, поступающий через элемент ИЛИ 32 на вход элемен ,та И 36, подготавливанйщй его к от;крытию. В счетчик 38 запишется коли 1 0Ю , чество импульсов, пр опорциональное измеряемому параметру. При записи шестого импульса в счетчик 29 с шестого выхода дешифратора 30 снимается сигнал, поступающий на элементы ИЛИ 33, ИЛИ 40 и И 42. С выхода элемента ИЛИ 33 сигнал через элемент 45 задержки поступает на вход элемента И 25 и на управляющий вход схемы 39 сравнения. По этой команде схема 39 сравнения осуществляет поразрядное сравнение информации, записанной в счетчиках 37 и 38. Сравнение производится аналогично описанному. При совпадении информахщи на информационных входах схемы 39 сравнения и сумматора 43 по модулю два устройство работает аналогично изложенному. Если информация в счетчиках 37 и 38 и на этот раз не совпадает, то с выхода несравнения схемы 39 сравнения единичньй сигнал поступает через элемент И 40 на элемент ШШ 41. С выхода последнего сигнал постзгаает через элемент ИЛИ 44 на устано1вочный вход счетчика 29 импульсов для приведения его в исходное состояние.. С выхода элемента 1ШЙ 41 ёигнал поступает на входы элементов И 6 группы и элемента ИЛИ 4. С выхода открытого элемента -И 6 группы вьдаетс-я сигнал на вход блока 7 индикации дпя отображения входа, на котором величина Контролируемого параметра отличается от эталонного значенияi С выхода элемента ИЛИ 4 сигнал через формирователь 5 и iпyльcoв поступает на тактовый вход регис гра 9 сдвига для опроса следукщего входа 11-14. При несовпадении информации на информационных входах сумматора 43 по модулю два сигнал с его инверсного выхода поступает через элемент И 42 на вход элемент ИЛИ 41, на выходе которого формируется сигнал неисправности устройства. . . Далее работа устройства аналогична- описанной. Предлагаемое устройство позволяет путем проводимого многократного считы-. ания информации повысить достоверность принятия решения о состояний контролируемого объекта, т.е. исключить возможность вьщачи Ложной информации о состоянии объекта в случае наличия в нем случайного сбоя или при наличии сигнала помехи.

Фи8.1