Преобразователь числа из двоичной системы счисления в систему остаточных классов Советский патент 1984 года по МПК G06F5/02 

Изобретение относится к вьгаислительной технике и может быть использовано при сопряжении устройств функционирующих в позиционной системе остаточных классов. Известен преобразователь числа из двоичной системы счисления в систему остаточных классов, содержЗщий входной регистр, матрицу преобразования двоичного хода в промежуточный непозиционный код, корректирующие матрич ные сумматоры lj . Данное устройство обладает больпшм объемом оборудования и низким быстродействием. Наиболее близким к изобретению по технической сущности является преобразователь числа из двоичной системы счисления в систему остаточных классов, содержащий входной регистр, сумматор по модулю, блок умножения, два дополнительных регистра два коммутатора, причем первый и вто рой выходы выходного регистра соединены соответственно с первыми входам первого коммутатора и сумматора по модулю, выход которого соединен с входами первого и второго дополнительных регистров и является выходом преобразователя, входы сдвига основной и дополнительной записи которого соединены соответственно с управляющими входами входного первого и второго дополнительных регистров, выходы которых соединены соответственно с первым и вторым входами второго коммутатора, выход которого соединен с вторьм входом первого коммутатора, выход которого соединен с входом .блока умножения, выход которого соединен с вторым входом сумматора по модулю 2 . Недостатком известного преобразователя является большое количество оборудования. Целью изобретения является сокращение количества оборудования.: Поставленная цель достигается тем, что преобразователь числа из двоичной системы счисления в систему остаточных классов, содержащий вход-г ной регистр и сумматор по. модулю, причем выход сумматора по модулю является выходом преобразователя, содержит шифратор, счетчик и элемент задержки, причем выходы, (т-1) мла хших разрядов входного регистра соеди нены соответстве:нно с входами первой группы сумматора по модулю, входы второй группы которого соединены соответственно с выходами шифратора, информационный и управляющий входы которого соединены соответственно с выходом счетчика и выходом старшего разряда входного регистра, тактовый вход которого соединен с входом счетчика и выходом элемента задержки, вход которого соединен с тактовым входом сумматора по модулю и тактовым входом преобразователя, вход начальной установки которого соединен с входами начальной установки счетчика и сумматора по модулю. На чертеже представлена схема преобразователя числа из двоичной системы счисления в систему остаточных классов. Преобразователь числа из двоичной системы счисления в Систему остаточных KjjaccoB содержит входной регистр 1, шифратор 2, элемент 3 задержки, сумматор 4 по модулю, счетчик 5, тактовый вход 6 преобразователя, выход 7 преобразователя, вход 8 начальной установки преобразователя. Работа преобразователя числа из двоичной системы в систему остаточных классов заключается в следукщем. Число в двоичной системе счисления можно представить в виде , ,. 2 +...+Ад-2°, где k 0,1,2... Для перевода числа х в СОК необходимо осуществить преобразование числа по модулю /x/J. , т.к. А принимает значения О или 1, то X можно представить -/foV v;,/;,. При представлении весов разрядов по модулю можно наблюдать периоичность повторения остатков. Например, при представлении двоичных разрядов по модулю 3,5 и 7 получаются f последовательности остатков, привеенные в таблице. Представление весов разрядов по модулю 3 имеют периодичность , по модулю , по модулю . Счетчик 5 работает по модулю, равному периодичности остатков по данному модулю., 3112 Шифратор 2 преобразует состояние счетчика в величину остатка по данному модулю, сумматор 4 по модулю является накапливакнцим. Преобразователь числа из двоичной системы счисления в систему остаточных классов работает следующим образом. В исходном состоянии в регистр 1 заносится преобразуемое число та двоичной форме. По сигналу с входа 8 установки в сумматор 4 записьшаются (т-1) младщих разрядов регистра, причем Bog Р t Счетчик 5 выдает двоичньш код, соответству ощий номеру k -го числа пери одической последовательности. Данный код при наличии сигнала на управляющем входе шифратора 2 (значение.Ац) преобразуется им в соответствующее значение остатка. Происходит сложенйе значения остатка и (т-1) младших разрядов на сумматоре 4 по модулю при25 подаче импульса по тактовому входу 6 преобразователя. 1 Сигнал тактового импульса задерживается на время суммирования элементом 3 задержки, после чего поступает на вход регистра 1, осуществляющего сдвиг числа, и на вход счетчика 5, по значению которого шифратор 2 фор-, мирует значение следующего остатка еС ц., , который затем прибавляется при АК , равном единице, к содержимому сумматора 4 по модулю. Процесс сдвига содержимого регистра 1 и сум-; мирования продолжается до тех пор, пока не сложатся содержимое сумматора 4 по модулю и последний остаток , . Результат с выхода сумматора 4 по модулю поступает на выход 7 преобразователя.Процесс преобразования занимает (k -(ги-1) такт. По сравнению с известным предлагаемое устройство, обладая примерно равным быстродействие, требует для реализации существенно меньшего количества оборудования за счет замены двух коммутаторов, двух дополнительных регистров блока умно жения известного устройства на более простые счетчик и шифратор.

ПРЕОБРАЗОВАТЕЛЬ ЧИСЛА ИЗ ДВОИЧНОЙ СИСТЕМЫ СЧИСЛЕНИЯ В CmiEiff ОСТАТОЧНЫХ КЛАССОВ, содержащий входной регистр и сумматор по модулю, причем выход сумматора по модулю является выходом преобразователя, о тличающийся тем, что, с целью сокращения количества оборудования, он содержит шифратор, счетчик и элемент задержки, причем выходы (Ж-1) младших разрядов входного регистрА соединены соответственно с входа- ми первой группы сумматора по модулю, входы второй группы которого соединены соответственно с выходами шифратора, информационный и управлянщий входы которого соединены соответственно с выходом счетчика и выходом старшего разряда входного регистра, тактовый вход которого соединен с входом счетчика и выходом элемента задержки, вход которого соединен с тактовым входом сумматора по модулю и тактовым входом преобразователя, вход начальной установки которого (П соединен с входами начальной установки счетчика и сумматора по модулю.

1212121 21 124 312431 124 1 2 4124 212 243 124