Преобразователь двоичного кода в код системы остаточных классов Советский патент 1983 года по МПК G06F5/02 

Изобретение относится к вычислительной технике и может быть испол зовано для согласования с вычислительными устройствами, функционирующими в СОК, а также в технике связи при использовании передачи информаци кодами СОК. Известен преобразователь кодов позиционной системы счисления в коды СОК, содержащий входнь1е регистры,, разрядные преобразователи, выполненные на цифровых элементах распределе ния-тока с числом сердечников, равным значению соответствующего модуля системы, обмотки записи каждого сердечникг с соответствующими выходами соответствующего входного регистра, а обмотки считывания соединены с, входами арифметического устройства по соответствующему модулю системы . Однако преобразователь обладает большим объемом оборудования,. обусловленным функционированием в десятичной системе счисления. Наиболее близким к предлапаёмому по техническому решению является преобразователь двоичного кода в код системы остаточных классов, содержащий входной регистр, блок умножения старшего разряда на основание двоичной системы, корректирующий сумматор по соответствующему модулю, блок умножения промежуточного результата по соответствующему модулю и выходной регистр, причем выход предпоследнего старшего разряда входного регистра соединен через корректирующий сумматор с блоком умноже- . ния промежуточного результата, выходы которого соединены с входами выходного сумматора и корректирующего сумматора, ,вход которого соединен через блок умножения старшего разряда с выходом последнего старшего разряда входного регистра, выход 310 младшего разряда которого соединен с входом выходного сумматора 2J. Однако известный преобразователь обладает низкой скоростью перевода преобразуемого числа в ко СОК, так как для перевода СК + 1/ разрядного двоичного числа в код СОК требуется 2К тактов работы известного устройства, что при больших значениях К может составить значительную величину. Цель изобретения повышение быст родействия. Поставленная цель достигается тем, что в преобразователь двоичного кода в код системы остаточных классов, содержащий входной регистр разрядностью к, блок умножения на основание двоичной .системы по модулю , сумматор по модулю Р-, (i 1,2, .ё) 8 - количество оснований7:истемы) разрядностью ,il (и.+ х, первый вход которого подключенк выходу .(l.-Kt)-ro , разряда входного регистра, а второй вход - к выходу блока умножения на снованиедвоич юй системы, содержит первый и второй коммутаторы, первый и второй вспомогательные регистры, соответствующие информационные входы которых объединены и подключены к соответствующим выходам сумматора по модулю Р , а информационные выходы подключены соответственно к первой и второй группам вхо дов первого коммутатораj группа выходов которого подключена соответствен-; но к первой группе входов второго ком мутатора, вторая группа входов которого подключена к группе (к-И+0 старших разрядов входного регистра, а группа выходов соответственно подключена к группе информационных входов блока умножения на основание двоичной системы по модулю Р , управляю щие входы входного регистра, первого и второго дополнительных регистров являются соответственно входом сдвига, входом основной записи и входом Дополнительной записи устройства, группа выходов сумматора по модулю Р. является выходом преобразователя. На чертеже представлена функциональная схема преобразователя. Схема содержит входной регистр 1, блок 2 умножения на основание дво ичной системы по модулю Р , сумматор 3 по модулю Р , первый и второй дополнительные регистры и 5, первый 94 и второй .коммутаторы 6 и 7, выход 8 устройства, первый, второй и третий управляющие входы устройства. Преобразователь работает следующим образом. К + 1 - разрядное двоичное число. X, равное X-AKr-A..lVAol () может быть переведено в код СОК по выбранному модулю Р. с помощью известного алгоритма x- vv oap 4-cAK: Aic-i)oapi+ )i 2mddP iV...-t-A,)lwioaPi+Ao) KMOd . Если выбранный модуль имеет разрядность М +1 боО f, то значение выбранного модуля Р; лежит в пределах ( 3) При этом любое число В, имеющее разрядность я , будет всегда меньше выбранного модуля Р-, так как В лежит в пределах n &3iS2 - (Ц) Следовательно, учитывая (З) и ( ), В Р . Перевод числа X, согласно из вест- ному алгоритму (2, Начинается со старших разрядов. Рассмотрим операцию перевода старших разрядов. (-(AkiMi.) 2ыоа - . 5) В процессе преобразования первых м старших разрядов числа X ни в одном из тактов не возникает необходимости коррекции результата по выбранному модулю. Таким образом, операция перевода h старших разрядов числа X будет представлена как BH-.(Ak,,)2..A,-v,.i)2Avc-M 1---Ак2 - Ак- 2 -.-.А,и-«-1 СО; И дальнейший процесс.перевода будет аналогичен известному алгоритму (2), т.е. P;i-(. - ;(B 2wodP +A,i) (lvYioaPi- --- A)2moap.,-+Ao)v«odPi (1) Таким образом,в исходном состоянии во входной регистр 1 записывается значение переводимого двоичного кода X дополнительные регистры t и 5 очищены, коммутатор 7 подключает к входа блока 2 умножения V старших разрядов входного регистра 1, коммутатор 6 по ключает к первой группе входов коммутатора 7 выходы дополнительного ре гистра . В первом такте значение и старших разрядов преобразуемого числа X из входного регистра 1 поступает через коммутатор 7 на входы блока 2 умножения, где происходит умножение значения и старших разрядов на два по модулю PJ , значение результата посту пает на входы сумматора 3, на другой вход которого подается значение (к-м)-го |зазряда числа X из входного регистра 1, результат операций этого такта по окончанию переходных процессов яо управляющему сигналу, поданному по входу 10, записывает результат операций первого такта в дополнительный регистр k. Таким обра зом, в первом такте выполняется oneрацияХ(.тоаР1 ) Во втором такте по сигналу, поданном по входу 9, ПРОИСХОДИТ сдвиг содержимого входного регистра 1 на один разряд влево, а коммутатор 7 подключает выходы коммутатора 6 к входам блока умножения и в этом состоянии останется до конца преобразования. При этом содержимое первого такта преобразования через коммутаторы 6 и 7 поступает на блок 2 умножения, результат умножения суммирует ся сумматором 3 по модулю PJ со значением ( к-И 1}-го разряда преобразуемого числа X. По окончании переходных процессов управляющий сигнал, поданный по входу 11, разрешает запись результата операции в дополнительный регистр 5- Таким образом, во втором такте выполняются операции i(X,2.mo 3PiMK,.). I В третьем также осуществляется сдвиг -содержимого входного регистра 1 на один разряд вл.ево, коммутатор 6 подключает выходы дополнительного регистра 5 к второй группе входом коммутатора 7 результат второго такта умножается блоком 2 умножения на два по модулю Р и суммируется сумматором 3 по модулю P-j со значением ()-го разряда числа X.Таки образом, в третьем такте выполнена операция . У,-- K-v,,-. в последнем тактё п{)еобразования результат предпоследнего такта преоб разования множится на два по модулю PJ блоком 2 умножения и результат |умножения суммируется сумматором 3 по модулю Р со значением самого младшего разряда А преобразуемого числа X. Окончательный результат преобразования снимается с выходов сумматора 3 по модулю R,. Для преобразования ( разрядного двоичного числа X в код СОК по основанию Р разрядностью И+1 потребляется тактов работы устройства, в то те время известное устройство требует 2К тактов работы. . Таким образом, введение в состав предлагаемого преобразователя двух компараторов и двух.дополнительных регистров с соответствующими устройствами позволяет повысить быстродействие преобразователя. Формула изобретения Преобразователь двоичного кода в код системы остаточных классов, содержащий входной регистр разрядностью к, блок умножения на оснот вание двоичной системы по модулю Рсумматор ло модулю Р- (1 1,2,,,., tj8 - количество оснований системы) разрядностью И +17/ЕО, ( К, первый вход которого подключен к выходу()-го разряда блока умножения на основание двоичной системы, отличающийся тем, что, с целью повышения быстродействия , он содержит первый и второй коммутаторы, первый и второй дополнительные регистры, соответствующие информационные входы которых объединены и подключены к соответствующим выходам сумматора по модулю , а информационные выходы подключены соответственно к первой и второй группам входов первого коммутатора, группа выходов которого подключена соответственно к первой группе входов второго .коммутатора, вторая группа входов которого подключена к группе { к-fl + l ) старших разрядов входного регистра.

а группа выходов соответственно подключена к группе информационных входов умножения на основание двоичной системы по модулю Р(, управляющие входы входного регистра, первого и второго; дополнительных регистров являютЪя соответственно входом сдвига, входом основной записи и входом дополнительной записи устройства.

группа выходов сумматора по модулю Pt является выходом преобразователя.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР fP ЗУ+ЗЗЗ, кл. & 06 F 5/02, 1973.

2.Авторское свидетельство СССР № , кл. G Об F 5/02, 1973 (прототип).

/ V

.S

-

10