Устройство для вычисления квадратного корня из суммы квадратов трех чисел Советский патент 1986 года по МПК G06F7/552 

Изобретение относится к цифровой вычислительной технике и предназначе но для использования в специализированных МИКИ-ЭВМ. Целью изобретения является повыше ние точности вычисления устройства. Сущность изобретения заключается в том, что вычисление функции Поправки 5,, ( Sj ); ( о) вывея т из следующих соотношений. Для вычис ления первой поправки ,, ( S Q,) принимается что (5 )0- Тогда хЧх, ( X,1 + ,, ) и 5 - IX,i +|Х,| Для вычисления второй поправки рассматривается выражение ( |xj + + .(5,,--6,2 ) , откуда следует, 6,: ;5;-г((х,и1 Xjl -S,, }-В, 0, при Ь„ 0. Тогда этом принимается, то л,, 2(1х -|x,l-S,, В итоге получаем соотношение для вычисления квадратного корня из сум мы квадратов трех чисел с точностью 0,4%. На фиг. 1 приведена структурная схема устройства; на фиг. 2 - временная диаграмма работы устройства. . Устройство содержит регистры 1-3 коммутаторы 4-8, сумматор 9, вычита тель 10, умножитель 11, делитель 12 распределитель 13 импульсов, группу 14 элементов И, информационные вход 15, выход 16, выходы регистров 1719, выход 20 делителя, выходы 21-29 распределителя импульсов. Устройство работает следующим об разом. Распределитель 13 формирует нмпульсы на выходах 21, 23 и 24, по которым модули чисел I xj , х | is | х | записываются соотнетстпенно IB регистры 1-3. На сумматоре 9 происходит суммирование |xj и I x,J, поступающее через открытый коммутатор 4 по первь м входам на второй .вход сумматора {lxj+|x |), на умножителе 11 - ( |х j), на вычитателе 10 - (.| ixj 2)12 - ( на делителе Значения (| х запи9 -1 сываются в момент t соответственис в регистры I к 2. Далее происходит вычитание на вычитателе 10 содержимого регистра 2 от регистра 1, т.е. формируется значение (| х) + . ( I Y +1 И которое в момент t записывается в записываЕ 3 регистр 1 Далее через коммутаторы 5 и 8 на умножителе 1 1 формируется (б ) поступающий на один из входов делителя 12, на другой вход которого поступает значение 2(.|х,| +|х |-8 ). Умножение на два сделано монтажно на коммутаторе 8, т.е. в момент t в регистр 2 записывается значение полученное + |х,|-5„ с делителя 2. Потом формируется на вычитателе 0 значение z/«, которое записьшается в момент, t в регистр 1, После этого через коммутатор 4 проходит информация с регистра 3. Работа устройства происходит анало- гично рассмотренному с той разницей,, что вместо IX вместо X 11 + |х,|, т.е. в. момент t в регистр в.момент II записывается значение (z +|Xj| ), в регистр 2-& и т.д Значение z в момент t, через открытые элементы И группы 14 поступает на выход устройства , Формула изобретения Устройство для вычисления квадратного корня из суммь квадратов трех чисел, содержащее три регистра, первый и второй коммутаторы, сумматор, вычитатель и распределитель импуль- ) сов, первый и второй выходы которого соединены соответственно с входом синхронизации первого регистра и управляющим Входом первого коммутатора, выход которого соединен с первым входом сумматора и первым информационным входом второго коммутатора, вход третьего аргумента устройства соединен

с информационным входом второго регистра, отличающееся тем, что, с целью повышения точности, в него введены с третьего по пятый коммутаторы, группа элементов И, умножитель и делитель, первый вход которого соединен с выходом умножителя первый вход которого соединен с выходом второго коммутатора, второй инх})ормационньш вход которого соединен с выходом первого регистра, первым входом вычитателя, первыми входами соответствующих элементов И группы и вторым входом сумматора, выход которого соединен с первым информационным входом третьего коммутатора, второй информационный вход которого соединен с входом первого аргумента устройства, вход второго аргумента которого соединен с первым информационным входом четвертого коммутатора, второй информационный вход которого соединен с выходом делителя второй вход которого соединен с выходом пятого коммутатора, первый информационный вход которого соединен с выходом вьтаитателя и третьим информационным входом третьего коммутатора, выход которого соединен с информационным входом первого регистра, выход четвертого коммутатора соединен с информационным входом третьегорегистра, выход которого соединен с первьгм информационным входом первого коммутатора, второй информационный вход и выход которого соединены соответственно с выходом второго регистра и вторым входом вычитателя, выход сумматора соединен с вторым информационным входом пятого коммутатора, вьпсод первого коммутатора соединен с вторым входом умножителя, выходы распределителя импульсов с третьего по девятый соединены соотвег-ственно с входом синхронизации третьего регистра, входом синхронизации второго регистра, первым управляющим входом третьего коммутатора, вторым управлякмцим входом третьего коммутатора, управляющим входом четвертого коммутатора, управляющим входом второго и пятого коммутаторов и вторьии входами элеентов И группы, выходы которых соединены с выходом устройства.

tz

tf

tj tg ts tm

ff

Фиг. г

.Изобретение относится к цифровой вычислительной технике и предназначено для использования в специализированных ьшни-ЭВМ. Цель изобретения - повьппение точности вычисления. Устройство дпя вычисления квадратного корня из суммы квадратов чисел содержит три регистра, первый, второй коммутаторы, сумматор, вычитатель, распределитель импульсов, первый и второй входы которого соединены с управляющими входами первого регистра и первого коммутатора, выход которого соединен с вторыми входами сумматора и второго коммутатора, информационньй вход третьего регистра соединен с третьим информационным входом устройства. Новым является введение 4ножителя% делителя;, третьего, четвертого и пятого коммутаторов, группы элементов И. 2 ил. (/