Интерполятор Советский патент 1984 года по МПК G06F17/17 

Изобретение относится к вычислительной технике, Известен цифровой генератор функции Cl, в котором для воспроизведения функции используются три пер вых члена ряда Тейлора, что позволяе заменить вычисляемую функцию f(x) формулой -. (Х)(Х,.ЛХ)(Х„К(Х,)ДХ.Ц - значение функции в точзначение первой производ ной функции; значение второй производ ной функции. Недостатком известного генератора является использование для генерирования функции ряда Тейлора, что ограни чивает область его применения и не позволяет использовать это устройств для воспроизведения функций, получгаемых в результате экспериментальных исследований и не имеющих аналитичес кого описания нелинейной зависимости Наиболее близким к предлагаемому является устройство для расчета-совокупности интерполяционных значении содержащее процессор, блок памяти, схему адресации и вычислительную схе му, которая состоит из регистра аргу мента, сумматора, счетчика и вычисли тельного блока, причем выходы регист ра аргумента соединены с входами вычислительного блока и схемы адресации, выходы которой подключены к входам блока памяти, выходы которого подключены к- входам вычислительного блока, выходы которого соединены с входами сумматора и счетчика 2. Недостатком этого устройства является то, что оно позволяет интерполировать функции только с равноуда ленным расположением узловых точек, что удобно при воспроизведении ряда элементарных, функций, но приводит к неэффективному использованию памяти вычислительной системы при воспро изведении нелинейных зависимостей, снимаемых экспериментально и имеющих особенности, обуславливающие.необходимость применения неравноудаленного расположения узловых точек, к числу которых, в первую очередь, относятся импульсные выбросы и резкие изменения производных функции. Цель изобретения - сокращение затрат аппаратуры за счет уменьшения требуемого обьема памяти. Поставленная цель достигается тем, что в интерполятор, содержащий регистр аргумента и 7-,ва бпока памяти, введены дешифратор, шифратор, матричный умножитель, элемент ИЛИ и два коммутатора, причем входы регистра аргумента соединены с входами интерполятора, первая группа выходов регистра аргумента соединена с первой группой информационных входов первого коммутатора и входами дешифратора, выходы которого подключены к входам элемента ИЛИ и входам шифратора, выходы которого соединены с входами старших разрядов адреса первого и второго блоков памяти, входы младших разрядов адреса которых подключены к выходам первого коммутатора, вторая группа выходов регистра аргумента соединена с второй группой информационных входов первого коммутатора и старшими разрядами первой группы информационных входов второго коммутатора , выход которого подключен к первому входу матричного умножителя, второй вход которого подключен к выходу первого блока памяти, а третий вход - к выходу второго блока памяти, выход матричного умножителя соединен с выходом интерполятора, третья группа выходов регистра аргумента соединена с .входами младших разрядов первой группь информационных входов и входами старших разрядов второй группы информационных входов второго коммутатора, входы младших разрядов второй группы информационных входов которого подключены к.шине логического нуля интерполятора, выход элемента ИЛИ соединен с управляющими входами первого и второго коммутаторов. На чертеже схематически представлен предлагаемый интерполятор. Интерполятор содержит процессор 1, первый и второй блоки 2 и 3 памяти, регистр 4 аргумента с первой, второй и третьей группами выходов 5, 6 и 7 соответственно, первый и второй коммутаторы 8 и 9, дешифратор 10, шифратор 11, матричный умножитель 12, элемент ИЛИ 13. Устройство работает следующим образом. Интерполяция функции Z(x), заданной на множестве точек х. 2 J- х , ..., -к двумя координатами F;,(xj) и F,,.(xj), производится на основе формул линейной интерполяции. Особенностью предлагаемого устройства является.возможность уменьшить расстояние между узловыми точками функции путем включения дополни тельных узловых точек между 1 парами равномерно расположенных узлов интер полируемой функции. Количество пар узлов 1, между которыми уменьшается расстояние медду узловыми точками, и их номера определяются количеством выходов дешифратора 10, поданных на шифратор 11, и их номерами. Количест- 5 во узловых точек, вставляемых между каждой парой узлов, постоянно и рав но 2 -- 1, где b - количество разря дов выходов 6. При выполнении интер поляции разряды выходов 6 используются либо для адресации памяти, либ в виде части аргумента интерполяцио ной формулы. Интерполяционная форму ла, используемая в устройство, имеет вид : Z(X)-F(X,)-F2( Х; 6 X X,,, .-. где b - количество разрядов выходов 8; . с - количество разрядов выходов 7; Х - код, вьодаваемый с выходов h. - одно из значений кода Хд, определяющее участок с уменьшением расстояния меж ду узловыми точками. Вычисление адреса функции F(Xj) и FyC Х- ) Adr2 производится на осно вании выражений вида W X, , V 0 где V - старшие разряды адреса блоков 2 и 3 памяти; W - младшие разряды адреса блоков 2 и 3 памяти; Х„- код, выдаваемый с выходов 6 6224 Реализация интерполяционных выражений (1), (2), (3) и адресной функции (4) производится в предлагаемом устройстве следующим образом.. При поступлении аргумента на регистр 4 при помощи дешифратора 10 определяется относится ли данное значение кода к участку с основным или уменьшенным расстоянием между узловыми точками. Если код относится к участку с основным расположением узловых точек, то на выходе элемента ИЛИ, на который подаются выходы дешифратора, появляется нулевой сигнал, поступающий на входы управления коммутаторами 8 и 9. При этом на выход коммататора В подается код с выходов 5, а на выход коммутатора 9 - конкатенация (объединение) кодов выходов 6 (старшие разряды) и выходов 7 (младшие разряды). Выход коммутатора 8 подается на адресные входы блоков 2 и 3, где поступает на входы W младших разрядов адреса, на входы V старших разрядов адреса поступает выходной сигнал шифратора 11, на который подаются выходы дешифратора 10, соответствующие интервалами с уменьшенным расстоянием между узловыми точками. Такое распределение кодов на шинах устройства обеспечивает аппаратурную реализацию уравнений (1), (2), (3) и (4) для случая Хд cf; , В противном случае на выходе элемента ИЛИ 13 присутствует единичный сигнал и на выходах коммутаторов 8 и 9 появляются коды, обеспечивающие аппаратную реализацию уравнений (1), (2), (3) и (4) для случая Х L; . На выход коммутатора 8 Еьр1,ается код с выходов 6, а на выходе коммутатора 9 - код с выходов 7 (старшие 1 азряды), объединенный с кодом, состоящим из нулей (младшие разряды). Результат вычислений по интерпо ляционной формуле (1) формируется на выходе матричного умножителя 12 и подается в процессор 1. По сравнению с прототипом в предлагаемом устройстве достигается экономия в объеме памяти констант, что доказывают следующие расчеты. Если использовать известное устр ойство и на всем интервале изменения аргумента обеспечить уменьшенное расстояние между узлами, необходимое для обеспечения требуемой точности Интерполяции, то длина поля MPS соЬтавит а + b бит. Такой длине поля S соответствует объем Ml памяти констант, вычисляемьй в соответствии с формулой yW1«()(S,+ S2)j битД (5 где S - длина слова коэффициента FI( ); S - длина слова коэффициента FjCX, ), . Оценку объема памяти, необходимого в предлагаемом устройстве, осущес вляем при условии, что длине поля а выходов 5 больше длины b выходов 6. При этом объем памяти M2j необходимый для интерполяции функции Z(X) с уменьшенным шагом квантования между 1 узлами, может быть вычислен по формуле ., : .M242°-l){5,.52)| (6/ )гдв г - количество разрядов в вькодяом слове шифратора 11. Произведем сравнение объемов памяти Ml, вычисляемого по формуле (5), и М2, вычисляемого по формуле (6). Импульсные выбросы, которые предполагается описьшать с уменьшенным расстоянием между узловыми точками, могут иметь амплитуду, сравнимую с исходным значением функции, на интервале изменения аргумента, поэтому для описания функции с постоянной относительной погрешностью на всем интервале изменения аргумента описание импульса потребует столько же узловых точек, сколько и вся остальная часть функции. Таким образом, при воспроизведении в устройстве нелинейной зависимости с импульсным выбросом получим, что при оценке Ml справедливо соотношение а Ь, а при оценк.е М2 - г 1, и при длине поля а, равной 8 бит, в предлагаемом устройстве потребуется ( 1)( S.) бит памяти, а в известном устройстве - ()( 82) бит.

ИНТЕРПОЛЯТОР, содержащий . регистр аргумента и два блока памяти, отличающийся тем, что, с целью сокращения затрат аппаратуры за счет уменьшения требуемого объема памяти, в него введены дешифратор, шифратор, матричный умножитель, элемент ИЛИ и два коммутатора, причем входы регистра аргумента соедийены с входами интерполятора, первая группа выходов регистра аргумента соединена с первой группой информационных входов первого коммутатора и входами дешифратора, выходы которого подключены к входам элемента ИЛИ и входам щифратора, выходы которого соединены с входами старших разрядов адреса первфго и второго блоков памяти, входы младших разрядов адреса которых подключены к выходам первого коммутатора, вторая группа выходов регистра аргумента соединена с второй группой информационных входов первого коммутатора и старшими разрядами первой группы информационных входов второго коммутатора, выход которого подключен к первому входу матричного умножителя, второй вход которого подключен к выходу первого блока памяти, а третий вход - к выходу вторрга блока памяти, выход матричного умножителя соединен с выходом интерполятора, (Л третья группа выходов регистра аргумента соединена с входами младших разрядов первой группы информационных входов и входами старших разрядов второй группы информационных входов второго коммутатора, входы младших разрядов второй группы информационных входов которого подключены к шине логического нуля интерполятора, вы- ход элемента ИГШ соединен с управляющими входами первого и второго коммутаторов .