Резервированное оперативное запоминающее устройство Советский патент 1985 года по МПК G11C29/00 

Изобретение относится к области цифровой вычислительной техники и может быть использовано в высоконадежных вычислительных средствах. Известно оперативное запоминающе устройство, содержащее шифраторы ; записи и считывания, первую и втору схемы сравнения и логический блок. Устройство позволяет исправлять оди ночные ошибки, а также локализовать их источник. Исправление ошибок осу ществляется при помощи корректирующ го кода f1J. Недостатком устройства является невозможность исправления двукратных и многократных ошибок. Наиболее близким по- технической сущности к предлагаемому является оперативное запоминающее устройство содержащее основной и контрольный накопители, блок контроля по коду Хеммйнга, дешифратор, блок коррекции и блок регистрации ошибок, шину данных, к которой присоединены выхо ды блока коррекции, выходы блока регистрации ошибок, входы основного накопителя и блока контроля по коду Хемминга, к шине адреса присоединены входы основного и конт15ольного накопителя, выходы которого присоединень k входам блока кон-Гроля по коду Хемминга, выходы которого присоединены к входам Дешифратора и контрольного накопителя, выходы основного накопителя присоединены к входам блока контроля по коду Хемминга и входам блока коррекции, вто рые входы которого присоединены к выходам дешифратора. Входы блока регистрации 6mH6ok присоединены к выходам дешифратора. Устройство использует корректирующий код Хемминга и позволяет исправлять одиноч ные ошибки L23. Недостатком устройства является отсутствие возможности исправления ошибок с кратностью больше двух в данных, к достоверности которых пре дъявляются повышенные требования. Указанный недостаток обусловлен тем что испольэуе( код Хемминга позво ляет исправлять лишь одиночные ошиб Цель изобретения - повышение над ности устройства. Поставленная цель достигается в устройстве, содержащем накопители данных, адресные входы которых подключены к адресным входам накопител корректирукяцих кодов, к входам первой группы блока регистрации ошибок и являются адресными входами первой группы устройства, управляющие входы накопителей данных и накопителя корректирующих кодов подключены к соответствующим выходам первой группы блока управления, входы группы которого подключены к входам второй группы блока регистра:ции ошибок и являются адресными входами второй группы устройства, первый вход блока управления является первым управляющим входом устройства и подключен к одному из входов блока коррекции ошибок, входы - выходы первой группы, которого ЯВЛ5ПОТСЯ информационными входами-выходами устройства, информационные входы - выходы накопителей даннь1Х и накопителя корректирующих кодов подключены к соответствующим входам блока контроля, выходы которого подключены к информационным входам накопителя корректирующих кодов и к входам третьей группы блока регистрации ошибок, выходы которого подключены к входам-выходам первой группы .блока коррекции ошибок, введением коммутатора и формирователя управляющих кодов, вход которого подключен к второму входу блока управления и является вторым управляющим входом устройства, входы первой и второй группы формирователя управляющих входов подключены соответственно к входам группы блока управления и к выходам накопителя корректирующих кодов, выходы формирователя управляющих кодов подключены к входам-выходам первой группы блока коррекции ошибок, входы-выходы второй группы KOTopcfro подключены к входам-выходам первой группы коммутатора, входы-выходы второй, третьей и четвертой групп коммутатора подключены к информационным входам-выходам соответственно первого, второго и третьего накопителей данных, управляющие входы коммутатора подключены к выходам второй группы блока управления. Устройство обеспечивает возможность двух режимов обращения к памяти: исправления одиночных ошибок и мажоритарный. Режим исправления одиночных ошибок используется для хранения данных, к достоверности которых не предъявляется повышенных требований. В этом режиме при записи данных формируется и заносится в накопитель корректирующего кода корректирующий код Хемминга, а при считывании данных они контролируются и при необходимосг ти в них исправляются одиночные ошибки. Мажоритарный режим используется для хранения данных, к достоверности которых предъявляются повьшенные требования. В этом режиме данные записы ваются одновременно в три накопителя а при считьюании коммутатор осуществляет поразрядную мажоритарную обработку указанных данных, что обеспечивает исправление ошибок в случае их возникновения. На фиг, 1 приведена .структурная схема устройства; на фиг. 2 - структурная схема блока коррекции ошибок; на фиг. 3 - структурная схема блока контроля; на фиг. 4 - функциональная схема блока управления; на- фиг. 5 структурная схема блока регистрации ошибок.Устройство (см. фиг. 5) содержит первый 1, второй .2 и третий 3 накопители данных, накопитель корректирующих кодов 4, коммутатор 5, бл1ок коррекции ошибок.6, блок 7, формирователь управляющих кодов 8, , блок управления. 9 и блок регистрации ошибок 10. Информационные входы-выходы устройства П, образующие дополнительную шину данных, соединены с первой группой входов-выходов бЛока коррекции ошибок бис выходами блока регистрации ошибок 10. Младшие и два старших разряда адресных входов устройства Т2 образуют соответственно первую и вторит) группу входов, при этом первая группа соединена с адресными входами первого-, второго 2 и третьего 3 накопителей Данных, накопителя корректирующих -кодов 4, а также с первой группой входов блока регистрации ошибрк 10, вторая группа адресных входов 12 связана с группой входов блока управления 9, первой группой входов формирователя управля: кндих кодов 8 и с второй группой входов блока регистрации ошибок 10. Первым управлякшщм входом устройства явля- етс.я вход управления записью-считывав нием 13, который соединен с первым входом блока управления 9 и входом блока коррекции ошибок 6. Вторым управляющим входом устройства являе тс я вход управления режимом 14, соединенный с вторым входом блока управления 9 и входом формирователя управляншщх кодов 8, группа выходов 15 которого соединена с группой входов блока коррекции ошибок 6, вторая группа входов-выходов 16 которого соединена с первой группой входов-выходов коммутатора 5, вторая, третья и четвертая группы входоввыходов которого соединены соответственно с первым 1, вторым 2 и третьим 3 накопителями данных, входы управления записью-считыванием которых соединены с соответствующими разрядами первой группы выходов 17 блока управления 9, вторая группа выходов 18 которого соединена с группой входов управления коммутатора 5. Первая 19, вторая 20 и третья 21 группы входов блока контроля 7 соединены соответственно с второй, третьей и четвертой группами входоввызсодов коммутатора 5. Четвертая 22 . группа входов блока контроля 7 сое- . динена с группой выходов накопителя корректируквдих кодов 4, груцпа информационных входов которого соединена с группой выходов 23 блока контроля, а также с второй группой входЪвформирователя управляющих кодов Вис третьей группой входов блока регистрации ошибок 10. При этом коммутатор 3 выполнен в виде микропроцессорной коммутационной ,БИС (например 583ХЛ1) с мажоритарными функциями. Блок коррекции ошибок 6 состоит из идентичных разрадов, число которых совпадает с разрядностью информационной 11. Каяф(ый разрад блока коррек1щи 6 (см. фиг. 2) содержит шинный формирователь 24 и элемент ИС СПЮЧАЮЩЕЕ ИЖ 25. Входвыход шинного формирователя 24 соединен с соответствующим разрядом шишл 11, выход шинного формирователя 24 соединен с первым входом элемента ИСКЛЮЧАЩЕЕ ИЛИ 25 и с соответствующим разрядом первой группы входов-выходов 16 коммутатора.5. Управляющий вход шинного формирователя 24 соединен с входом управления записью-считьтанием 13, а вход шинного формирователи 24 соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 25, второй вход которого соединен с соответствующим разрядом группы выходов 15 формирователя управляющих кодов 8. Блок контроля 7(см. фиг. 3) состоит 511 из набора сверток по модулю два 26, входы которых в соответствии с ко; ировной кода XeMMHHifa соединены с группами выходов 22 накопителя корректирукщих кодов 4 и информационных входов-выходов 19-21 накопителей данных 1-3. Выходы 23 сверток по модулю два 26 связаны с информационными входами накопителя корректирующих кодов ,А. Формирователь управляющих кодов 8 . представляет собой комбинационный преобразователь кода и выполняется в виде ПЗУ. Блок управления 9 (см. фиг. 4) содержит дешифратор 27, первый, второй и третий элементы ШШ 28, ПЗУ 29 и элемент И 3.0. Старшие разряды адресных входов 12 соеди нены с информационными входами дешифратора 27, с первым и вторым входами ПЗУ 29, третий вход которого соединен с первым входом элемента И 30 и входом управления режимом 14, Четвертый вход ПЗУ 29 соединен с входом управления записькг-считьшанием 13, с вторым входом элемента И 30 и стробирующим входом дешифратора 27, выходы которого соединены с первыми входами элемента ИЛИ 28, выходы которых являются разрядами группы выходов 17, связанными с накопителями данных 1-3, при этом разряд, связанный с накопителем корректирующих кодов 4, соединен с входом управления записью-считыванием 13. Вторые входы элементов ШШ 28 соединены с выходом элемента И 30. Выходы 18 ПЗУ 29 соединены с группой входов управления коммутатора 5. Блок регистрации ошибок 10 содержит регистр кода ошибки 31, счетчик 32. регистр адреса ошибки 33 и четвертый элемент ИЛИ 34. Выходы р егистров 31, 33 и счетчика 32 соединены с информационной шиной 11, а Их стробирунмцие входы соединены с выходом четвертого элемента ИЛИ 34, входы которого соединены с информационными входами регистра кода ошибки 31 и с группой вы ходов 23 блока контроля 7. Информаци онные входы регистра адреса ошибки 3 соединены с группой адресных входов 12. Устройство работает следующим образом. Адреса поступают на входы адреса 12, данные поступают и выдаются н информационную шину 1I. Режимы запис или считывания задаются подачей на вход управления записью-считыванием 13 соответственно единичного и нулевого уровня. Управление режимом резерирования осуществляется подачей на ход управления режимом 14. При наличии на этом входе нулевого ровня устройство работает в режиме, исправления одиночных ошибок; при наличии единичного уровня устройство работает в режиме мажоритарного резервирования. В режиме исправления одиночных ошибок используется корректирующий код Хемминга и запись информации осуществляется следукяцим образом. Младшие разряды кода адреса поступают по первой группе входов 12 на адресные входы накопителей 1 - 4. По этому адресу во всех четырех накопителях 1 - 4 выбираются соответствующие ячейки памяти. Код адреса с двух старших разрядов входов 12 дешифрируется в блоке управления 9 и в виде сигнала записи на одном из разрядов выходов 17 поступает па вход записисчитывания одного из накопителей данных 1-3, например первого, переводя этот накопитель в режим записи. Одновременно блок управления 9 вьщает сигнал записи по соответствующему разряду выходов 17 на накопитель корректирующих кодов 4, а также формирует код управления на вторых выходах 18, по которому коммутатор 5 передает информацию, поступакщую через блок коррекции ошибок 6 с информационной шины 11, на информационную шину первого накопителя 1. Таким образом, в первый накопитель 1 записьгоается информация. Поскольку в это время второй 2 и третий 3 накопители находятся и режиме считьшания, на их входах-выходах находится информация, считьшаемая из выбранных ячеек памяти. Накопитель корректирующих кодов 4 находится в режиме записи и на его выходах О. Указанные коды поступают на входы 19 -. 22 блока контроля 7. Последний формирует корректирующий код Хемминга, который с выходов 23 поступает на информационные входы накопителя корректирующих кодов 4 и записывается в нем по выбранному адресу. В режиме считывания на вход управления записью-считыванием 13 поступает нулевой уровень. Младшие разряды адреса поступают на все четыре накопителя 1-4, выбирая соответствукяцие ячейки памяти. Старшие разряды кода адреса поступают на первую группу входов блока управления 9. В соответствии с этим кодом блок управления 9 формиру ет код на второй группе выходов 18, в соответствии с которым коммутатор 5 передает информацию с входов-выходов одного из накопителей данных 1-3, например второго 2, на входы-выходы 16 блока коррекции ошибок 6. На входы 19 - 21 блока контроля 7 поступают коды, извлеченные из накопителей данных 1 - 3. На вход 22 с информационных выходов накопителя корректирующих кодов 4 поступает код Хемминга, сформированный при записи. Блок контроля 7 по указанным кодам формирует на своих выходах 23 код синдрома ошибки. Отсутствию ошибок соответствует нулевой код. Код синдрома поступает на третью группу входов блока регистрации ошибок 10. Если код синдрома не нулевой, то блок регистрации ошибок фиксирует ошибку и запоминает код синдрома и адрес. Кроме того, код синдрома поступает на вторую группу входов формирователя управляющих кодов 8. Помимо кода синдрома на входы форм формирователя .8 поступает код с двух старших адресньк входов 12 и нулевой уровень с входа управления режимом 14. При наличии одиночной ошибки . Б данных численное значение кода синдрома при кодировании в кодах Хем минга равно номеру разряда, накопителя 1 - 4, в котором произошла ошибка Со старших разрядов входов адреса на блок формирования 8 поступает код численно равный .номеру накопителя данных - 3(в данном примере второго . накопителя 2), из которого в данный момент считьгеается информация. Форми рователь 8 формирует на своих выходах не нулевой код, если ошибка согласно коду синдрома произошла в накопителе данных, адрес которого поступает со старших разрядов входов адреса., т.е. если ошибка произошла в том нakoпитeлe, из которого осуществляется в данный момент считывание В :§том случае единичный уровень фор- мируется на том, разряде 15, где согласно коду сщздрома обнаружена ошибка. На вход управления блока кор.рекции ошибок 6 поступает нулевой уровень, переключающий блок 6 в режи передачи информации с второй группы 388 входов-выходов 16 на информационную шину 11. На вторую группу входов-выходов 16 блока 6 поступает считьюаемая из второго накопителя 2 информация, а на входы 15 управляющий код с формирователя 8. Информация с вторых входоввыходов 16 передается блоком 6 на шину 11. При наличии на одном из разрядов передаваемой информации ошибки блок коррекции ошибок 6 под управлением кода на входах 15 инвертирует ошибочную информацию в указанном разряде, чем достигается исправление ошибки. В режиме мажоритарного резервирования кода на входе режима 14 присутствует единичный уровень, устройство работает следукщим образом, В режиме записи на вход управления записьюсчитьшанием 13 поступает единичный уровень, по которому блок коррекции ошибок 6 передает информацию с информационной шины .1 1 на первую группу входов-выходов коммутатора 5. Блок управления 9 формирует на вторых выходах 18 код, переводящий коммутатор 5 в режим передачи информации с первой грзшпы входов-выходов на первый 1, второй 2 и третий 3 накопители данных. Кроме того, блок управления 9 формирует на всех четырех раз рядах первой группы выходов 17 сигналы записи. Адрес по младшим разрядам входов поступает на адресные входы всех четырех накопителей. При этом старшие разряды кода адреса не используются. Таким образом информация записывается одновременно в соответствующую ячейку памяти каждого из трех накопителей данных I -, 3. Кроме того, блоком контроля 7 формируется контрольный, код и записьгеается в накопитель корректирующего кода 4. В режиме считывания-код адресас младших разрядов входов 12 поступает на адресные входы накопителей - 4. Блок управления 9 формирует код управления на выходах 18, в соответствии с которым коммутатор 5 осуществляет передачу на первую группу входов-выходов 16 информации трех накопителей данных 1 -3. Информация передается с поразрядной мажоритарной обработкой: + А1АЗ + А2АЗ, где AI - логическое значение информа ции, поступающей с первого накопителя 1 ; А2 - логическое значение информа ции, поступающей с второго накопителя 2; A3 - логическое значение информа ции, поступающей с третьего накопителя 3. По информации, поступающей с накопителей данных 1 - 3 и накопителя корректирующего кода 4 блок контроля :7 формирует код синдрома, поступающий на формирователь управляющих кодов 8 и блок регистрации ошибок 10 В случае ненулевого кода синдрома f блок регистрации IО фиксирует ошибку Формирователь управляющих кодов в режиме мажоритарной обработки независимо от кода сивдрома формирует нулевой код управления, благодаря этому блок коррекции ошибок передае информацию с первых входов-выходов коммутатора 5 на информационную шину ,1 1 без обработки. Таким образом, при работе в режиме исправления одиночных ошибок в одном цикле записи или считывания обращение происходит к одной ячейке памяти одного из накопителей данных 1 - 3 и к одной ячейке памяти накопителя корректирующего кода 4. При этом контрольнь1й код фopмиpyefс по данным, поступакйцим не только с накопителя,, в который осуществляетс запись, но и по данным, считьгоаемым из двух других накопителей данных. В режиме мажоритарного резервирования при записи и считьшании обращен

производится одновременно к трем ячейкам памяти, но одной в каждом накопителе 1 - 3, имекщим один и тот же адрес, поступающий с младших разрядов адресных входов 12. При этом эффективная емкость памяти в режиме мажоритарного .резервирования в три раза меньше, чем в режиме испр.авления одиночных ошибок.

I W,, .

Блок коррекции ошибок 6 работает ,следующим образом. Направление передачи информации задается сигналом, поступакщим с входа управления записью-считыванием 13. При единичном уровне на входе 13 шинный формирователь 24 передает информацию с соответствующего разряда информационной шины 11 на соответствующий разряд второй, группы входов-выходов 16. При 1

определяет к какому из трех накопителей данных осуществляется обращение. По указанным сигналам ПЗУ 29 формирует код Управления на второй. группе выходов 18, которым осуществляется переключение коммутатора 5. Кроме того, блок управления 9 формирует сигналы записи на первой группе выходов 17, предназначенные для задания режима записи накопителям 1-4. Сигнал записи на накопитель корректирующих кодов 4 поступает непосредственно с входа управления записью-считыванием 13

Сигналы записи на накопители дан ных 1-3 получаются при единичном уровне на входе управления записьюсчитыванием, дешифрацией кода со старших разрядов входов адреса 12 или при одновременном наличии еди8нулевом уровне информация передается в обратном направлении с входоввыходов 16 через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 25 и через шинный формирова- . тель 2А на информационную шину 11. Если на второй вход элемента ИС КЛЮЧАЮЩЕЕ ИЛИ 25 поступает с соответствующего разряда 15 формирователя управляющих кодов 8 единичный уровень, то информация при передаче в данном разряде инвертируется. Коммутатор 5 в зависимости от кода управления, поступающего с вторых выходов 18 блока управления 9, осуществляет следующие функции: передачу информации с первой группы входов-выходов на одну из трех других групп входоввыходов; передачу информации с второй, третьей и четвертой групп входоввыходов на первую группу; передачу информации с первой группы входоввыходов на остальные три группы ВХОДОВ-ВЫХОДОВ передачу информации с поразрядной обработкой с вторых, третьих, четвертых входов-выходов на первые входы-выходы. Блок контроля 7 работает следующим Образом. Коды с групп входов 19-22 поступают.на свертки по модулю два 26. Каждая свертка 26 обслуживает один разряд кода синдрома. Блок -управления 9 - работает следующим образом. На входы блока 9 посту двухразрядный код адреса (.старшие разряды)и сигналы о режимах: управление записью-считьшанием управление режимом. Код на двух старших разрядах входов данных 12 11 ничных уровней на входах 13, 14. В первом случае сигнал записи вьщается на накопитель с номером, численно равным коду на старших разрядах входов адреса 2, а во втором случае на накопители 1-3. Блок регистрации ошибок 10 работает следующим образом. При наличии на третьих входах 23 блока 10 ненулевого кода синдрома элемент ИЛИ 34 формирует стробирующий импульс,по которому в регистр кода ошибки 31 заносится код синдрома в регистр адр са ошибки 33, с входов адреса 12 заносится текущий адрес, а содержимо счетчика 32 увеличивается на единицу Таким образом, после обнаружения очередной ошибки в счетчике 32 зафиксировано число ошибок, в регист ре адреса ошибки 33 фиксируется адре последней ошибки, а в регистре кода ошибки синдрома последней ошибки. Данные об ошибках выдаются по информационной шине 11. Использование изобретения позволя ет повысить надежность устройства путем избирательного резервирования памяти. При этом для хранения рабочи 38 данных, к достоверности которых не предъявляется повышенных требований, используется режим исправления одиночных ошибок. В этом случае используется все поле памяти. Для хранения данных, к достоверности которых предъявляются повьшгенные требования, используется режим мажоритарного резервирования. К таким данным относятся, например, данные, позволяющие перезапустить задание при обнаружении сбойных ситуаций, а также данные, , искажение которых может повлечь катастрофические отказы. В этом режиме каждое слово данных занимает три ячейки памяти, однако этот режим позволяет добиться существенно большей надежности, поскольку позволяет исправлять ошибки любой кратности, за исключением ошибок, возникающих в одноименных разрядах различных слов данных. Таким образом, в одном запоминающем устройстве хранятся данные с различной степенью надежности и соотношение их объемов может произольно изменяться.

РЕЗЕРВИРОВАННОЕ ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопители данных, адресные входы которых подключены к адресным входам накопителя корректирующих кодов, к входам первой группы блока регистрации ошибок и являются адресными входами первой группы устройства, управляющие входы накопителей данных и накопителя корректирующих кодов подклвочены к соответствующим выходам первой группы блока управления, входы группы которого подключены к входам второй группы блока регистрации ощибок и являются адресными входами второй группы устройства, первый вход блока управления является первым управляйщим входом устройства и подключен к одному из входов блока коррекции ошибок, ; входы - выходы первой группы которого являются информационными входами выходами устройства, информационнные входы-выходы накопителей данных и накопителя корректирующих кодов подключены к соответствзпощим входам блока контроля, выходы которого подключены к информационным входам накопителя корректирующих кодов и к входам третьей группы блока регистрации ошибок, выходы которого подключены к входам-выходам первой группы блока коррекции ощибок, отличающееся тем, что, с целью повыщения надежности, оно содержит коммутатор и формирователь управляющих кодов, вход которого подключен к второму входу блока 5 правления и является вторым управляющим входом устройства, входы и второй групп формирователя -управляющих кодов под(Л ключены соответственно к входам группы блока управления и к выходам с накопителя корректирукицих кодов, выходы формирователя управляняцих § кодов подключены к входам-выходам перг вой группы блока коррекции ощибок, входы-выходы второй группы которого подключены к входам-выходам первой 00 группы коммутатора, входы-выходы vi второй, третьей и четвертой групп ел коммутатора подключены к информаци&Q онным входам-выходам соответственно эо первого, второго и третьего накопителей данных, управляющие входы коммутатора подключена к вы- ходам второй группы блока управления .

иг.З

/ 23

П

U2.5

t

/ ч