Устройство для определения фазы спектральных составляющих исследуемого сигнала Советский патент 1985 года по МПК G06F7/64 G06F17/17 

I Изобретение относится к вычисли тельной технике, в частности к спе ализированйым устройствам, и предназначено для вычисления взаимного спектра в реальном масштабе времен По основному авт.св. № 781823 известно устройство для определения фазы спектральных составляющих исО едуемого сигнала, содержащее операционные регистры сумматор, блок сравнения, мультиплексор, двух канальный блок логарифмирования,, вы читатель, причем входы регистров являются соответствующими входами устройства, а выходы подключены к соответствующим входам сумматора, блока сравнения и мультиплексора, управляющий вход которого подключен к вькоду блока сравнения, выход сум матора подключен к первому входу двухканального блока логарифмирования, второй вход которого соединен с выходом мультиплексора,; входы вычитателя соединены с соответствующи ми выходами двухканального блока логарифмирования Щ. Недостатком устройства является невозможность определения модуля взаимного спектра. Цель изобретения - расширение функциональных возможностей устройства путем вычисления модуля взаим.ного спектра. Указанная цель достигается ;тем, что в устройстве введены первый f и., второй сдвиговые регистры, триггер, второй мультиплексор и вторвй .сумматор, выход которого является выходом модуля взаимного спектра устройства, выход вычитателя подклю чен к информационному входу триггера и информационному входу первого сдвигового регистра, выход (n-i)-ro разряда (и-разрядность) которого подключен к первому входу второго Сумматора, второй вход которого под ключен к информационному выходу второго сдвигового регистра, информационный вход которого соединен с вторым входом вычитателя, прямой и инверсный выходы (ц-2)-го рйзряда первого сдвигового регистра подключены соответственно к первому и второму информа1щонн1 в4 вкодам второ о мультиплексора, информацион ный выход которого подключен к трет ему входу второго сумматора, управляющий вход второго мультиплексора 222 подключен к выходу триггера, установочный вход которого соединен с установочными входами первого и второго сдвиговых регистров и является установочным входом устройства, а , управляющие входы первого и второго сдвиговых регистров соединены и являются тактовым входом устройства. На фиг.1 показана функциональная схема устройства; на фиг.2 - график погрешности определения модуля взаимного спектра. Устройство содержит операционные регистры 1 и 2, сумматор 3, блок 4 сравнения, мультиплексор 5, двухканальный блок 6 логарифмирова-t НИЛ, вычитатель 7, сдвиговые регистры 8 и 9, триггер 10, мультиплексор 11, сумматор 12, тактовый вход 13, установочньй вход 14, информационные входы 15 и 16, выходы 17 и 18 модуля и фазы соответственно. Устройство работает следующим образом. Совместно нормализованные числа А (k) и В (k) подаются на входы 15 и 16 операционньк регистров 1 и 2. На сумматоре 3 получится их сумма, после чего на первом выходе блока 6 логарифмирования образуется логарифм суммы A(k) + B(k). Блок 4 сравнения, с помощью которого сравниваются A(k) и B(k), управляет мультиплексором 5. В результате большая из этих двух величин появляется на выходе мультиплексора 5, а на втором выходе блока 6 образуется логарифм этой величины. На выходе вычитателя 7 образуется разность значений, полученных на первом и втором выходах логарифматора 6, которая пропорциональна фазе. Под управлением импульсов с входа J4 с выхода вычитателя 7 двоичный код фазы заносится в сдвиговый регистр 9, а старший разряд кода запоминается в триггере 10. Одновременно с второго выхода блока 6-д-во- чный код большого числа заносится в сдвиговый регистр 8. Под управлением импульсов сдвига с входа 13 происходит сдвиг регистров 8 и 9. На одноразрядном сумматоре 12 происхоит после с овательное поразрядное суммирование двоичного кода региста 8, двоичного кода регистра 9, . двинутого на один разряд в сторону младших разрядов, и одновременно поразрядное вычитание из полученной суммы прямого или обратного кодов поправки.Поправка,равная двоичному ко ду регистра 9,сдвинутому на два разряда в сторону младших разрядов, последовательным кодом подается на вычитающий вход сумматора 12 через мультиплексор 11, которым управляет триггер 10. Если содержимое триггера 10 О, то на сумматор 12 поступает прямой код поправки, если 1 - обратный. После П сдвигов (П - разрядность регистров 8 и 9) на выходе 17 сумматора 12 получен последовательный двоичный код величины C(k), а на выходе 18 сдвигового регистра 9 - двоичный код, пропорциональный фазе q (k) . В соответствии с изложенным модуль взаимного спектра C(k) определяется по следующему соотношению iog.A(k)(Cf,пpиA(k)B(k) (k) +|((4) .при A(k)B(k) где tf - двоичный код, пропорциональный фазе cf (к) в пределах О - 45j определяемый ло соотношению 2 P A(k)cB(k)y log, l-b 1. при.А((Ю. , при 4 1/2, l-tfl, пpиttfl.1/2. Погрешность вычисления модуля взаимного спектра указанным способом, как видно из фиг.2, не превышает По сравнению с известным устройством предлагаемое позволяет значительно расширить функциональные возможности устройства путем определения одним устройством как фазы, так и модуля взаимного спектра.

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ФАЗЫ СПЕКТРАЛЬНЫХ СОСТАВЛЯЮЩИХ ИССЛЕДУЕМОГО СИГНАЛА по авт.св. №781823, отличающееся тем, что, с целью расширения функциональных возможностей путем вычисления модуля взаимного спектра, в него введены первый и второй сдвиговые регистры, триггер, второй мультиплексор и второй сумматор, выход которого является выходом модуля взаимного спектра устройства, выход вычитателя подключен к информационному входу триггера и информационному входу первого сдвигового регистра, выход (h-O-ro разряда (h - разрядность) которого подключен к первому входу второго сумматора, второй вход которого подключен к информационному выходу второго сдвигового регистра, информационный вход которого соединен с вторым входом вычитателя , прямой и инверсный выходы (|1-2)-го разряда первого сдвигового регистра подключены соответственно к первому и второму информационным входам второго мультиплексора, информационный выход которого подключен к третьему входу второго сумматора, управляющий вход второго мультиплексора подключен к выходу триггера, установочный вход которого соединен с установочными входами первого и второго сдвиговых (регистров и является установочным входом устройства, а управляющие входы первого и второго сдвиговых регистров соединены и являются тактовым устройства.

/1(К ) 15 В(К)16 - л с(ю

Дг