Устройство микропрограммного управления при к-значном кодировании Советский патент 1975 года по МПК G06F9/00 

Описание патента на изобретение SU474806A1

3

ку команд 4, дешифратору 6 и блоку 10 формирования последовательности констант соответственно. По каналу 11 происходит нередача кода адреса очередной команды на счетчик команд 4 при выполнении операций переадресации и условного перехода по точному совпадению слов. По каналу 22 происходит обмен командами с ОЗУ машины. При этом могут выполняться следующие микрооперации: передача кода из регистра числа ОЗУ иа регистр команд; передача первого адреса из регистра адреса, входящего в состав регистра команд, в регистр адреса ОЗУ и т. д.

Дешифратор 6 - специальный микропрограммный дешифратор, управляется выходными сигналами триггеров регистра операций, входящего в состав регистра команд 5, по каналу 12 и выходными сигналами регистра микроопераций 7 по каналу 15. Назначение дешифратора 6 заключается в выборке соответствующей горизонтальной шины в матрице 8 но каналу 14. При этом выполняется соответствующая микрокоманда (набор микроопераций).

Регистр микроопераций 7 предназначен для запоминания кода, выполняемого в каждый данный момент приказа микропрограммы (микрокоманды), т. е. кода, обозначающего совокунность выполняемых в данный момент микроопераций. Установка на регистре кода соответствующей микрокоманды осуществляется сигналом, поступающим из матрицы 8 по каналу 17.

Матрица 8 обычно состоит из двух матриц, назначение которых состоит в выработке полного набора микроопераций, обеспечивающих работу различных устройств машины. По каналу 18 поступают микрооперации, управляющие работой арифметического устройства 9. По каналу 16 поступает сигнал микроопераций, увеличивающий состояние счетчика команд 4 на единицу (при естественном порядке следования команд). По каналу 20 поступает сигнал микрооперации, осуществляющий управление блоком 10 формирования последовательности констант.

Арифметический блок 9 предназначен для выполнения арифметических операций над кодами операндов, которые поступают в АУ по каналу 23 из ОЗУ и по каналу 21 из блока формирования последовательности констант. По каналу 19 сигналы обратной связи поступают в матрицу 8.

Блок 10 формирования последовательности констант представляет собой автомат с памятью некоторого специального вида, вынолняющий функции не хранения, а формирования постоянной, не изменяемой в процессе вычисления определенного класса задач информации. Формирование этой информации осуществляется определенными «порциями, зависящими от способа построения блока формирования констант. По своему функциональному цазначению он выполняет

функции постоянного запоминающего устройства, однако этот блок песет в себе отличительные признаки, определяемые способом его построения. Эти признаки касаются как схемных отличий и при1щипов работы, так и принципов использования его в устройстве микропрограммного управления в целом.

В основу построения блока формирования последовательности констант автомата ноложен следующий нринцин.

Фиксируется определенная последовательность констант. При этом константа с номером «i всегда следует за константой с номером «/-j-l. При последовательном и

поразрядном формировании констант учитывается как число констант и их разрядность, так и разбиение каждой константы на отдельные части (порции), определяемые в свою очередь выбранным способом кодирования.

В зависимости от числа констант, их разрядности и разбиения каждой константы на части определяется число состояний автомата, которое в наиболее общем случае равно сумме разрядов всех констант. Переход автомата из состояния с номером Ui в состояние Ui+i определяется переходом от одного разряда констаиты (группы разрядов) к другому (к другой группе разрядов) и от константы к константе.

Таким образом, каждому состоянию автомата ставится во взаимнооднозначное соответствие определенный разряд (группа разрядов) констаиты и переключение автомата из одного состояния в другое (соседнее)

обеспечивает последовательное поразрядное (или группы разрядов) формирование констант.

Работа предлагаемого устройства микропрограммного управления состоит в следующем.

Пусть, например, необходимо сложить число, хранящееся в ОЗУ машины, с определенной константой, которая получается на выходе блока 10 формирования последовательмости констант. Адрес этой команды сформировался на счетчике команд в результате выполнения какой-либо предыдущей команды. По каналу 3 код адреса требуемой команды со счетчика команд 4 передается в регистр адреса ОЗУ. Данная команда считывается из ОЗУ и по каналу 22 поступает на регистр команд 5. При использовании, например, трехадресной системы команд рабочий цикл устройства микропрограммного управления

состоит в выполнении следующей последовательности команд. По адресу AI считывается код операнда из ОЗУ и но каналу 23 передается на требуемый регистр АУ 9. По адресу AZ хранится код некоторого начального

состояния блока формирования последовательности констант (далее - автомата), передача которого по каналу 13 на автомат приведет к установлению автомата в определенное состояние. В результате этого на

выходах автомата сформируется соответству

Похожие патенты SU474806A1

название год авторы номер документа
Управляющая векторная вычислительная система 1982
  • Прангишвили Ивери Варламович
  • Бабичева Елена Владимировна
  • Малюгин Владимир Дмитриевич
  • Соколов Владимир Владимирович
  • Денисенко Сергей Васильевич
  • Вейц Александр Вениаминович
  • Иванов Александр Иванович
  • Шкатулла Анатолий Иванович
  • Зверков Борис Семенович
  • Зрелова Татьяна Ивановна
  • Левертов Яков Анатольевич
  • Тодуа Джондо Альпезович
  • Гоголадзе Омар Васильевич
  • Вепхвадзе Анзор Николаевич
  • Гудушаури Гмаи Шалвович
  • Голубев Александр Павлович
  • Березенко Александр Иванович
  • Корягин Лев Николаевич
SU1120340A1
Микропрограммный процессор 1982
  • Супрун Василий Петрович
  • Кривоносов Анатолий Иванович
  • Корниенко Иван Иосифович
  • Тимонькин Григорий Николаевич
  • Ткаченко Сергей Николаевич
  • Харченко Вячеслав Сергеевич
SU1070557A1
Микропрограммный процессор 1987
  • Дрель Леонид Исаакович
  • Мугинштейн Израил Семенович
SU1517034A1
Микропрограммный процессор 1981
  • Харченко Вячеслав Сергеевич
  • Плахтеев Анатолий Павлович
  • Благодарный Николай Петрович
  • Тимонькин Григорий Николаевич
  • Ткаченко Сергей Николаевич
SU980095A1
Устройство микропрограммного управления 1987
  • Криворучко Виталий Федорович
  • Шевцов Сергей Валентинович
  • Соколов Владимир Владимирович
  • Вейц Александр Вениаминович
  • Малюгин Владимир Дмитриевич
  • Жуков Валерий Александрович
  • Левертов Яков Анатольевич
  • Дятчина Ирина Федоровна
  • Сперанская Ирина Владимировна
SU1539776A1
Устройство адресации многопроцессорной вычислительной машины 1983
  • Кривего Владимир Александрович
  • Прокопенко Николай Николаевич
  • Кривего Владимир Владимирович
  • Кривенков Александр Иванович
SU1129613A1
Устройство для управления операцией записи 1981
  • Мелехин Виктор Федорович
SU1003091A1
Процессор с микропрограммным управлением 1982
  • Абрамович Сергей Николаевич
  • Гитович Андрей Александрович
  • Каневский Евгений Александрович
  • Кузнецов Валентин Евгеньевич
  • Лезин Генрих Валерьевич
  • Мараховский Владимир Борисович
  • Носков Виктор Петрович
  • Силина Евгения Федоровна
  • Шклярова Ирина Евгеньевна
  • Яроцкий Владимир Павлович
SU1124298A1
Микропрограммное устройство для ввода-вывода информации 1983
  • Супрун Василий Петрович
  • Тимонькин Григорий Николаевич
  • Ткаченко Сергей Николаевич
  • Харченко Вячеслав Сергеевич
SU1144099A1
Арифметическое устройство с микропрограммным управлением 1988
  • Коротков Валерий Анатольевич
  • Шек-Иовсепянц Рубен Ашотович
  • Горохов Лев Петрович
  • Малахов Юрий Васильевич
  • Смирнов Евгений Владимирович
SU1541594A1

Иллюстрации к изобретению SU 474 806 A1

Реферат патента 1975 года Устройство микропрограммного управления при к-значном кодировании

Формула изобретения SU 474 806 A1

SU 474 806 A1

Авторы

Иваськив Юрий Лукич

Старовойтенко Олег Аркадьевич

Башлаков Евгений Павлович

Даты

1975-06-25Публикация

1972-03-06Подача