Устройство для ввода информации Советский патент 1985 года по МПК G06F3/05 

I Изобретение относится к автомати ке и вычислительной технике и может быть использовано в автоматических cяcтe fax контроля и управления, Известно устройство для ввода ин формации, содержащее компараторы5 цифроаналоговый преобразователь,фор мирователь импульсов, шифратор5узел согласованияр генераторы импульсов, счетчик5 блок усилителей.; блок ключей,, регистры, блок сра15нения и эле мент задержки pj , Недостатками этого устройства яв ляются низкое быстродействие и высо кая вероятность сбойной ситуации пр одновременном срабатывании двух и более компараторов, Наиболее близким к предлагаемому по совокупности существенных призна ков является устройство для ввода инфо рмациИ; содерл ащее блок компара тороВ; цифроаналоговый преобразователь, первьш и второй реверсивные счетчики, первый элемент ИЛИ, первый регистрJ элемент И, шифратор, блок управления, первый вход которо является вторым входом устройства, второй выкод блока управления подклю чен к второ1 у входу первого реверсивного счетчика5 третий и четвертый выходы блока управления подключены к первому и второму входам второго резерсиЕНого счетчика соответственно, третий вход блока управления подклочен к вькоду первого элемента ИЛ1-1з выход цифроа-налогового преобразователя подктаочен к входу блока компаратора, входы второй группы которого и входы элемента И подключены к вькодам первого регистра выход элемента И подключен к BTOpoj--sy входу блока управления,вход шифратора является первьм входом устройства, входы первой группы блока ком17араторов являются входами группы устройства 2. Недостатками извес тного устройства являются быстродействие у вызванное потерями времени ввода из-за необходимости досчитывания реверсивными счетчиками до переполнения, и отсутствие возможности преобразовывать сигналы, большие, чем напряжение эквивалентное сумме разрядов первого реверсивного счетчика. Цель изобретения - повьшение быст родействия путем организации назависигФгх процессов преобразования инфор 46 . , 2 мации и ее вьщачи по сигналам запроса. Поставленная цель достигается тем, что устройство для ввода информации, содержащее блок компараторов, цифроаналоговый преобразователь, первьш и второй реверсивные счетчики, первьй элемент ИЛИ, первый регистр, элемент И, шифратор, блок управления, первый вход которого является вторьм входом устройства, второй выход блока зтгравдения подключен к второму входу первого реверсивного счетчика, третий и четвертьй выходы блока управления подключены к первому и второму входам второго реверсивного счетчика соответственно, третий вход блока управления подключен к выходу первого элемента ИЛИ, выход цифроаналогового преобразователя подключен к входу блока компараторов, вхо;ц 1 второй группы которого и входы элемента И подключены к выходам первого регистра, выход элемента И подключен к второму входу блока управления, вход шифратора является первым входом устройства, входы первой группы блока компараторов являются входами группы устройства, содержит второй регистр, второй элемент ИЛИ, мультиплексори блок регистров, входы второй и третьей групп которого и входы первой и второй групп цифроаналогового преобразователя подключены к выходам первого и второго реверсивных счетчиков соответственно, выходы блока компараторов подключены к входам первого регистра и первого элемента ИЛИ, входам первых групп второго регистра и блока регистров, выходы первой, второй и третьей групп которого подклзочены к входам первой, второй и третьей групп мультиплексора, выходы которого являются выходами первой группы устройства, первый выход блока управления подключен к первьм входам первого реверсивного счетчика, первого.и второго регистров, выходы второго регистра подключены к входам второго элемента ИЛИ и пшфратора, выходы первой группы которого подключены к входам второй группы второго регистра, выходы второй группы шифратора подключены к входам четвертой группы мультиплексора и являются выходами второй группы устройства, выход второго 3 элемента ИЛИ является выходом Зап- рос устройства. На фиг. 1 представлена структурная схема предлагаемого устройства для ввода информации; на фиг. 2 и 3 - временные диаграммы. Устройство для ввода информации содержит блок 1 компараторов 1, цифроаналоговый преобразователь (ЦАП) 2, первьй 3 и второй А реверсивные счетчики, первый элемент ЕЛИ 5, первый регистр 6, второй регистр 7, блок 8 регистров, элемент И 9, второй элемент ИЛИ 10, шифратор 11, мультиплексор 12, блок 13 управления, первый 14 и второй 15 входы устройства, первый и второй входы 16 и 17 блока управления соответственно. Устройство для ввода информации работает следующим образом. Входные аналоговые сигналы посту пают на входы первой группы блока 1 компараторов. На вход блока 1 компа раторов подается выходной сигнал ЦАП 2. В исходный момент времени блок 1 управления формирует сигналы началь ной установки реверсивных счетчиков 3 и 4, причем счетчик 3 старших раз рядов устанавливается в состояние 00...О, а счетчик 4 младших разрядов - в 11... 1. Одновременно в нулевое исходное состояние устанавливаются регистры 6 и 7. ЦДЛ преобраз ет коды реверсивных счетчиков в напряжение. Компараторы сравнивают напряжения, входные и от ЦАП, определяя, находится ли какой-либо входной сиг нал в диапазоне, соответствующем напряжению, эквивалентному разности квантов счетчиков 3 и 4. Если такие сигналы есть, компараторы этих кана лов устанавливаются в единичное сое тояние, на выходе элемента ИЛИ 5 появляется уровень логической 1, поступающий на вход блока 13 управления, формирующего импульсную тактовую последовательность, которая, поступая на вычитающий вход реверси ного счетчика t, уменьшает его содержимое, а тем самым и напряжение ЦАП до тех пор, пока оно не станови ся меньше входного напряжения канал (каналов). Если такой сигнал один, компаратор данного канала переходит в нулевое состояние, формируя отриц 46 тельный перепад на своем выходе. По этому перепаду содерж1 мое счетчиков 3 и 4 заносится только в регистр того канала, в котором произошло сбрасывание компараторов. Этим же перепадом устанавливаются в единичное состояние триггеры данного канала в регистрах 6 и 7. Выходной сигнал триггера регистра 6 поступает на запрещающий вход соответствующего компаратора и удерживает его в нулевом состоянии до начала следующего цикла преобразования. Появление логической 1 в регистре 7 вызывает появление 1 и на выходе элемента ИЛИ 10,, формируя сигнал запроса внешнего устройства Если велрмины сигналов в нескольких каналах совпадают с точностью дискретности ЦАП, то одновременно сбрас шается несколько компараторов, и пр1шеденньш процесс проистекает параллельно для нескольких каналов. Если по окончании записи в регистры элемент ИГШ 5 все еще находится в состоянии 1, то процесс вычитания- счетчика 4 продолжается до преобразования в код последнего входного сигнала, находящегося в дз-нном диапазоне. В результате все сработавшие компараторы возвращаются в исходное состояние, элемент ИЛИ 5 .также переходит в нулевое состояние, и по сигналу блок 13 управления переключает тактовую последовательность на сум1 шрующ1-5й вход реверсивного счетчика 3, увел1-шивая в первьй момент его содержимое на 1. Одновреме шо по сигналу блока управления счетчик 4 устанавливается в исходное состояние (11...1), что соответствует диапазону второго кванта счетчика 3. Если элемент ИЛИ 5 не меняет своего состояния (не сработал ни один из компараторов) 5 содер кимое счетчика 3 последовательно увеличивается на 1, Как только элемент 1-ШИ 5 переходит в един1гчное состояние, блок управления переключает так.товьто последовательность на счетчик 4, и т.д. Как только происходит преобразование последнего входного сигнала, все триггеры регистра 6 оказываютСЯ в СОСТОЯНИИ 1 сраоатывает элемент И 9 5 передавая блоку 13 управS

ления сигнал окончания цикла преобразования.

Процесс ввода информации производится независимо от процесса преобразования по появлении сигнала запроса на входе элемента ИЛИ 10. Ввод осуществляется синхронно с внешними управляющими сигналами по первому входу 14 устройства. По приходу положительного перепада этого сигнала шифратор 11 формирует на своих выходах позиционный и двоичный коды номера старшего по установленному приоритету триггера из всех установленных в единичное состояние триггеров регистра 7. Двоичный код на выходе шифратора 11 управляет мультиплексором 12, и на выходы устройства поступают двоичные коды канала и значения сигнала в этом

519466

канале. Позиционный код номера данного канала по окончании чтения кодов сбрасывает соответствующий триггер регистра 7 в исходное состояние, 5 Если к этому времени происходит преобразование в других каналах и в 1 устанавливаются какие-либо другие триггеры регистра 7, то элемент ИЛИ 10 поддерживает на своем вьЕходе единичный уровень, т,е. сигнал запроса. По следующему такту чтения процесс считывания повторяется до снятия сигнала запроса,

15 Таким образом, среднее время цикла ввода аналоговой информации уменьщается. Степень уменьшения зависит . от конкретного распределения уровней входных сигналов по диапазону и

0 внутри поддиапазонов.

УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее блок компараторов, цифроаналоговый преобразователь, первый и второй реверсивные счетчики, первый элемент ИЛИ, первый регистр, элемент И, шифратор, блок управления, первый вход которого является вторым входом устройства, второй выход блока управления подключен к второму входу первого реверсивного счетчика, третий и четвертый выходы блока управления подключены к первому и второму входам второго реверсивного счетчика соответственно, третий вход блока управления подключен к выходу первого элемента ИЛИ, выход цифроаналогового преобразователя подключен к входу блока компараторов, входы второй группы которого и входы элемента И подключены к выходам первого регистра, выход элемента И подключен к второму входу блока управления, вход шифратора является первым входом устройства, входы первой группы блока компараторов являются входами группы устройства, отличающееся , что, с целью повышения быстродействия путем организации независимых процессов преобразования информации и ее вьщачи по сигналам запроса, оно содержит второй регистр, второй элемент ИЛИ, мультиплексор и блок регистров, входы второй и третьей групп которого и входы первой и второй групп цифроаналогового преобразователя подключены к выходам первого и второго реверсивных счетчиков соответственно, выходы блока компараторов подключены к входам первого регистра и первого элемента ИЛИ, входам первых групп второго ре(Л гистра и блока регистров, выходы с: первой, второй и третьей групп которого подключены к входам первой,второй и третьей групп мультиплексора, выходы которого являются выходами первой группы устройства, первый выход блока управления подключен к ел первым входам первого реверсивного счетчика, первого и второго регист ров, выходы второго регистра подклю4 чены к входам второго элемента ИЛИ О) и шифратора, вькоды первой группы которого подключены к входам второй группы второго регистра, выходы второй группы шифратора подключены к входам четвертой группы мультиплексора и являются выходами второй группы устройства, выход второго элемента ИЛИ является выходом Запрос устройства .

VmtHue

/Гф(Г.

дь/ход

1

и

Tfl ВХ.П

(аяи5 гкг тиг

Усп).ОЩ