Преобразователь кода системы остаточных классов в позиционный код Советский патент 1985 года по МПК G06F5/00 

СП

со 1

00 I Изобретение относится к вычисли тельной технике и предназначено для преобразования кодов, представ ленных в системе остаточных классо (СОК), в позиционный двоичный код, для сопряжения периферийного oeopyдования с процессором, функционирую щим в СЮК. Цель изобретения - повышение быс родейс вия преобразователя. На чертеже приведена структурная схема предлагаемого устройства,где в качестве примера представлено разбиение преобразователя на два какала. Предлагаемое устройство содержит входной регистр 1, выходы которого подключегш к входам дешифраторов 2 и 3, состоящих из элементов И 4, вы ходы которых подключены к соответствующим входам шифраторов 5 и б, а выходы шифраторов через элементы И 7 и 8 групп подключены к соответствующим входам модульного сумматор 9, выходы которого соединены с входами выходного регистра 10. Информа ционные входы Ни выходы J2 преобразователя соединены .с входами и выходами входного и выходного регистров. Управляквдие входа 13 и 14 соединены с входами элементов И групп 7 и 8. Предлагаемое устройство использует следующий принцип работы. . Пусть задана СОК с основаниями Р , PJ,...,PO . Для заданной СОК число А представим в диапазоне О - П Р. - 1, остатками A(ci, cij,..., 0/ ) (1) Представим заданную СОК по двум составным основаниям Р. и , приче S/ и так как на выбранную СОК всегда накладывается условие взашмой щюётоШ выбирае{ шх оснований, то и представляются только произ ведениями ,, Р,...,Р, причем вводим некоторое ограничение, положив Р. ci Pj,, Йапрдаер, для СОК с основаниями Р Р Pj это достигается тем, что Р,,- Р, РгГ так как Р, Р ,... .Р - взаимно прос тые числа, то и (, ) 1, т.е. 82 также числа.взаимно простые. При этом число А представится в новой СОК остатками А(/5,,Л2) AW, ,,...,oif| ) (3) и, как легко видеть для приведенного примера, /Ьт (d,d), /3 (dL, d) причем Д и 2 представляются в диапазонеО Л1 PI Р - 1; о - Для получения числа А в позиционном коде необходимо выполнить операцию А /,В +/32В2 - г„Р (4) где B,Bj - ортогональные базисы для новой СОК, определяемой из соотношенийВ ЕС (mod Pj); В, 1 (mod Р.); Bj 0 (mod PIJ); В 2 l (nrod P,,) и величины В и Bj есть постоянные для конкретно заданной СОК; г„ - величина ранга числа А. Таким образом, процесс перевода числа из СОК в позиционную систему счисления сводится к сведению числа остатков, которьми представляется число в СОК, к двум остаткам, которые в последующем преобразуются в позиционную систему счисления с помощью метода ортогоналыаос базисов. Аналогично разбиение систе1« 1 оснований СОК может быть произведено и на большее число групп. . | едлагаемое устройство работает следующим образом. В начальный момент времени число А, представленное остаткамивб,, ,. в однопозиционном коде по шинам 11 заносится во входной регистр 1. Состояние, выходных шин входного регистра 1 дешифруется дешифраторами 2 и 3. Причем число входов элементов И 4 определяется количеством оснований, входящих в данную группу. Так, например, для приведенного прш4ера с четырьмя основаниями с Р 3, Р « 4, РЭ 5, РП 7 разбиение на две группы можИ 4, - 3; 4 где группа цифр 0;0 показывавт,что один вход элемента И 4 дешифратора 2 подключен к выходной нулевой шине входного регистра Ц соотвётствукг р « 3, а вторая цифщей основанию д., ра показьтает, что второй вход элеИ 4 подключен к шине О входного регистра 1, соответствуинде iоснованию Р4 7, входы элемента И 4, дешифратора 2 подключены к шине Ч основания Р 3 и шине 1 основания Р4 7. Аналогичным образом подключаются входы других элементов И 4 дешифратора 2 и дешифратора 3. На выходах дешифраторов 2 и 3 коды в диапазонах О - ( Р; - 1) представляются в однопозиционном коде. Эти однопозиционные коды преобразуются с помовЦ)Ю шифраторов 5 и 6 в . двоичный код, соответствующий произ ведению однопозиционных кодов на выходах дешифраторов 2 и 3 на величины коэффициентов ортогонального базиса для составных оснований и Р,Р . Так для приведенного 4, Р, 5, 3, Рг примера Р, оснований Pi 7 для составных

11519484

Р Рц. 21, Pj. коэффициенты ортогонального базиса равны В. 400, Bj 21, тогда на выходе шифратора 5 представляется j результат в двоичном коде преобразования

(400,/3,) mod Р„

где /3, - остаток от числа по составному основанию .

На выходе шифратора 6 представляется результат в двоичном коде преобразования (21 /i) mod Г„ , где /э - остаток от числа по составному основанию Р,Р, , В данном случае выход элементов 1 4 дешифратора 2 не подключен ни к одному входу шифратора 5. Выход элемента И 4 подключен к (400-1) mod 420 11001000, входам шифратора 5. Выход элемента А2. подключен, к (400 - 2)mod - 420 380., 10111000 шифратора 5. Аналогично соединены все оставшиеся выходы дешифратора 2. Таким же образом подключены и вьгходы дешифратора 3. Через время большее, чем длительность переходных процессов в дешифраторах 2 и 3 и шифраторах 5 и 6, управляющеьту входу 13 подается импульс, который открывает группу элементов И 7 и тем самым операнд в двоичном коде, соответствующий величине (/i, В) mod Р заносится в модульный сумматор. После записи первого операнда в модульный сумматор 9, сигнал с входа 13 снимается к: подается разрешающий сигнал на вход 14. При этом открывается группа элементов И 8 и величина (/bjB) mod Р прибавляется в содержимому модульного сумматора 9. По окончании суммирования результат переносится в выходной регистр 10, с которого по выходам 12 снимается результат преобразования. Таким образом, процесс преобразования в предлагаемом устройстве сводится в двум тактам преобразования.

ПРЕОБРАЗОВАТЕЛЬ КОДА СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ В ПОЗИЦИОННЫЙ КОД, содержащий входной регистр, группы элементов И, сумматор и выходной регистр, выходы которого являются выходами преобразователя. информационные входы которого соединены с входами входного регистра, отличающийся тем что, с целью повышения быстродействия, в нем сумматор вьшолнен модульным и в него введены группа дешифраторов и группа шифраторов, входы шифраторов соединены с выходами соответствующих дешифраторов группы, входы которых соединены с выходами соответствуницей группы разрядов входного регистра, выходы каждого шифратора группы соединены е первыми входами элементов И соответствующей группы, вторые входы которых соединены с соответствующими входами модульного сумматора. (Л