Устройство для умножения двоичных чисел Советский патент 1985 года по МПК G06F7/52 

Изобретение относится к вычислительной технике и может найти применение в цифровых вычислительных устройствах, автоматике, электроизмерительной технике, в частности при умножении последовательного кода на параллельный. Известно устройство для умножения, содержащее одноразрядные двоичные сумматоры, элементы задержки, элементы И, элементы задержки второй группы, включенные к выходу переноса соответствующего одноразрядного двоичного сумматора Недостатком устройства является значительные аппаратурные затраты на реализацию элементов задержки второй группы в цепи переносов двоичных сумматоров. Наиболее близко по технической сущности к предлагаемому устройство для умножения, содержащее трехвходовые двоичные сумматоры, элементы И, элементы задержки на один такт, вклю ченные соответственно между вторыми входами сумматоров и выходами последующих сумматоров, и элементы задерж ки поразрядного переноса, включенные каждый между выходами переносов трехвходовых сумматоров и его же входами С2. Однако и данное устройство характеризуется значительными аппаратурнь1ми затратами на его реализацию, что обусловлено наличием элементов задержки .поразрядного переноса, и, как следствие этого, уменьшенными надежностными параметрами. Цель изобретения - упрощение уст ройства и повышение надежностных характеристик. Поставленная цепь достигается тем, что в устройстве, содержащем п трехвходовых сумматоров, п элементо задержки и п элементов И, причем первые входы элементов И соединены с входом множимого устройства, второй вход JL-ro элемента И соединен с входом i-ro разряда множителя уст ройства соответственно (где , 2, ..., п), а выходы элементов И соединены с первыми входами соответ ствующих трехвходовых сумматоров, вторые входы которых, кроме последнего трехвходового сумматора, соеди нены с выходами соответствующих эле ментов задержки, вход i-ro элемента задержки, кррме последнего, соедине с выходом суммы (i+1)-ro трехвходового сумматора, вход п-го элемента задержки соединен с выходом поразрядного переноса п-го трехвходового сумматора, выход суммы первого трехвходового сумматора соединен с выходом устройства, вход логического 0 устройства соединен с третьим входом первого трехвходового сумматора, выход поразрядного переноса j-ro трехвходового сумматора соединен с третьим входом (j+1)-ro трехвходового сумматора (где , 2,...,п-1), выход п-го элемента задержки соединен с вторым входом п-го трехвходового сумматора. На чертеже приведена функциональная схема устройства для умножения двоичных чисел, представленной последовательным и п-разрядным параллельным кодами. Предлагаемое устройство для умножения двоичных чисел содержит п трехвходовых сумматоров 1 (, п элементов И 2, п элементов 3 задержки () на один такт, включенных соответственно между вторь1ми входами трехвходовых сумматоров и выходами последующих сумматоров .1, первые входы которых соединены с выходами соответствующих элементов И, выходы поразрядных переносов трехвходовых сумматоров 1 соответственно соединены с третьими входами последующих трехвходовых сумматоров, причем третий вход первого трехвходового сумматора 1 соединен с входом логического О устройства, а выход поразрядного переноса п-го трехвходового сумматора соединен с входом п-го элемента задержки 3 на один такт. Устройство для умножения двоичных чисел функционирует следующим образом. В начале умножения все элементы 3 задержки находятся в нулевом состоянии. Работу устройства рассмотрим на примере умножения двоичного кода 1101 (множимое, число 13), поступающего в виде последовательного кода младшими разрядами вперед на параллельный двоичный код lOll (множитель, число 11). Количество тактов для умножения равно сумме разрядов множимого и множителя, в данном случае равно 8-ми тактам. 31 Первый такт. 1 множимого через элементы И 2 запомнится в г,, Гз элементов 3, на выходе устройства появится 1 - младший разряд произведения. Второй такт. Разряд множимого равен О, информация продвигается на один разряд вправо. В г единица, на выходе устройства появится второй разряд произведения. Третий такт. Разряд множимого равен 1. На выходе 1 резуль тат. , перенос 1 появится 1 и запишется через 1.в г , Г2 1, г,,0. На выходе появится 1. Четвертый такт. Разряд множимого равен 1. В трех сумматорах 2, Zj и сработают переносы. 1 запишет ся в г. , , г 0. На выходе будет 1. В тактах пять, шесть, семь, восем будет последовательное продвижение 1. На выходе устройства будут 6 нули, кроме восьмого такта. В восьмом такте на выходе появится 1. Таким образом, результат умножения будет равен коду 10001111 (числу 143) 11x13 143. Количественно на реализацию данного устройства по сравнению с прототипом затрачивается примерно на 25% меньше Оборудования. Это, в свою очередь, повышает надежностные характеристики устройства. Кроме того, в предложенном устройстве задержки сигналов переноса сумматоров совмещены и выполняются на элементах 3 задержки, включенных между сумматорами 1. При этом некоторое увеличение времени распространения переноса существенно не отражается на динамические параметры устройства, так как длительность тактовых сдвигающих импульсов обычно много больше времени распространения сигнала переноса.

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ДВОИЧНЫХ ЧИСЕЛ, содержащее п трех входовых сумматоров, п элементов держки и п элементов И, причем пе вые входы элементов И соединены с входом множимого устройства, вт рой вход i-ro элемента И соединен с входом i-ro разряда множителя у ройства соответственно (где , 2, ..., п), а выходы элементов И соединены с первыми входами соотв ствующих трехвходовых сумматоров. Множимое ti Множитель вторые входы которых, кроме последнего трехвходового сумматора, соединены с выходами соответствующих элементов задержки, вход i-ro элемента задержки, кроме последнего, соединен с выходом суммы