Ячейка памяти для ОЗУ с энергонезависимым хранением информации (ее варианты) Советский патент 1985 года по МПК G11C11/40 

2,Ячейка памяти для ОЗУ с энергон зависимым хранением информации, содержащая адресный формирователь, первый вход которого является адресным входом ячейки, а выход соединен с первым входом элемента оперативной памяти, элементы энергонезависимой памяти, первый вход каждого из которых является управлякицим входом ячейки, отличающаяся тем, что, с целью повьппения информационной емкости, она содержит первый И второй ключи, причем вход первого ключа является числовым входом ячейки, а выход соединен с вторым входом каждого из элементов энергонезависимой памяти, выход каждого из которых соеданен с входом второго ключа, выход которого соединен с вторым входом элемента оперативной .памяти, второй вход адресного форм рователя соединен с выходом первого ключа.

3.Ячейка памяти для ОЗУ с энергонезависимым хранением инфорации, содержащая адресный формирователь, первый вход которого является адресным входом ячейки, а выход соединен с первым входом элемента оперативной памяти и с выходом каждого из элементов энергонезависимой памяти, первый вход каждого из которых является управляющим входом ячейки, о т л и чающаяся тем, что, с целью повьшения информационной емкости, она содержит ключ, вход которого является числовым входом ячейки, а выход соединен с вторым входом каждого из элементов энергозависимой памяти второй вход адресного формирователя подключен к числовому входу ключа.

4. Ячейка памяти для ОЗУ с энергонезависимым хранением информации, содержащая адресньй формирователь, первый вход которого является адресным входом ячейки, а выход соединен с первым входом элемента оперативной памяти и с выходом каждого из элементов энергонезависимой памяти, первый вход каждого из которых является управляющим входом ячейки, отличающаяся тем, что, с целью повышения информационной емкости, она содержит ключ, вход которого является числовым входом ячейки, а . выход соединен с вторым входом каждого из элементов энергонезависимой памяти, второй вход адресного формирователя подключен к числовому выходу ключа.

5„ Ячейка памяти для ОЗУ с энергонезависимым хранением информации, содержащая адресный формирователь записи, адресный формирователь считывания, входы которых соединены с числовой шиной, а выходы соединены соответственно с первым и вторым входами элемента оперативной памяти, элементы энергонезависимой памяти, первый вход каждого из которых является управлякицим входом ячейки, отличающаяся тем, что, с целью повышения информационной емкости, она содержит ключ, выход которого . соединен с выходом адресного формирователя записи, а вход соединен с выходом каждого из элементов энергонезависимой памяти, второй вход каждого из которых соединен с выходом адресного формирователя считьгоа ния.

1. Ячейка памяти для ОЗУ с энергонезависимым хранением информации, содержащая адресный формирователь, первьй вход которого является адресным входом ячейки, а выход соединен с первым входом элемента оперативной памяти, элементы энергонезависимой памяти,, первый вход каждого из которых является управляющим входом ячейки, отличающаяся тем, что, с целью повышения информационной емкости, она содержит первый и второй ключи, причем вход первого ключа является числовым входом ячейки,, а выход соединен с вторым входом каждого из элементов энергонезависимой памяти, выход каждого из которых соединен с входом второго ключа, выход которого соединен с вторым входом элемен(Л та оперативной памяти, второй вход адресного формирователя соединен с входом первого ключа. (Ь)

Изобретение относится к вычислительной технике и может быть использовано дня создания интегральных схем (ИС) энергонезависимых оперативных запоминаюпц1х устройств (ЭОЗУ) большой информационной емкости, способных сохранять информацию после отключения питания, запоминать промежуточную информацию ОЗУ или же

содержать энергонезависимую электрически сменяемую подпрограмму, например, в микропроцессорных и других системах.

Известны конструкции накопителей ОЗУ на МДП-транзисторах, снабженные системой долговременного хранения информации на случай аварийного отключения источников питания. Обыч3

но они строятся на основе триггерной ячейки памяти ОЗУ с добавлением элемнтов ППЗУ типа МНОП-транзисторов или структур с плавающим затвором.

Известна ячейка памяти, которая в качестве элементов долговременного хранения одного бита информации использует два МНОП-транзистора, подключенных в качестве адресных транзисторов ячейки памяти с обычной триггерной структурой запоминающего элемента ij .

Существенным недостатком этой схемы является то, что после записи информации в долговременную память схема перестает работать как ОЗУ до восстановления исходного состояния МНОП-транзисторов, которые к тому же обладают ограниченным числом считывания.

Известна ячейка памяти, в которой задействованы также по два МНОП-транзистора на хранение одного бита информации 2J.

Однако она обладает большим количеством активных элементов и шин (по крайней мере 11 транзисторов и8 шин на ячейку), исключающим возможность построения накопителя большой информационной емкости.

Известно также устройство с несколько меньшим количеством компонентов, где в триггерную структуру включен

один элемент ППЗУ с плавающим затвором pj .

Однако этот элемент постоянно находится под напряжением при работе ОЗУ и быстро растрачивает свой ресурс долговременного хранения. Кроме того, в этой схеме требуются высокие пробивные напряжения р-П-пере- ходов и высокие величины напряжений смыкания транзисторов, что сильно ограничивает плотность упаковки интегральной схемы.

Наиболее близкой к предлагаемой является ячейка памяти, содержащая адресный формирователь, элемент oneративной памяти и элемент энергонезависимой памяти, состоящий из транзистора с плавающим затвором, двух вспомогательных транзисторов и четырех конденсаторов, вмонтированных в сам элемент оперативной памяти, представляющий собой четырехтранзисторную триггерную структуру. Ячейка Памяти, кроме того, содержит щину питания, три шины выборки адреса.

619894

земляную, две разрядные и программирующую шины 4j .

Кроме большого числа компонентов и внутренних межсоединений, ограничивающих возможность повьппения информационной емкости ЭОЗУ в интегральном исполнении, данный подход технологически очень сложен (три уровня поликремния со спецификой межслойной 0 изоляции) и не имеет хорошей воспроизводимости параметров.

Целью изобретения является повышение информационной емкости ячейки памяти.

2 Поставленная цель достигается тем, что ячейка памяти для ОЗУ с энергонезависимым хранением информации, содержащая адресньй формирователь, первый вход которого является

Q адресным входом ячейки, а выход соединен с первым входом элемента оперативной памяти, элементы энергонезависимой памяти, первьй вход каждого из которых является управляющим

5 входом ячейки, дополнительно содержит первый и второй ключи, причем вход первого ключа является числовым входом ячейки, а выход соединен с вторым входом каждого из элементов энергонезависимой памяти, выход каждого из которых соединен с входом второго ключа, выход которого соединен с вторым входом элемента оперативной памяти, второй вход адресного формирователя соединен с входом

первого ключа.

Устройство по второму варианту дополнительно содержит первый и второй ключи, причем вход первого ключа является числовым входом ячейки, а выход соединен с вторым входом каждого из элементов энергонезависимой памяти, выход каждого из которых соединен с входом второго ключа, выход которого соединен с вторым входом элемента оперативной памяти, второй вход адресного формирователя соединен с выходом первого ключа.

Устройство по третьему варианту дополнительно содержит ключ, вход которого является словы входом ячейки, а выход соединен с вторым входом каждого из элементов энергонезависимой памяти, второй вход адресного формирователя подключен к

5 числовому входу ключа. .

Устройство по четвертому варианту дополнительно содержит ключ, вход которого является числовым входом

ненных двух ключевых транзисторов 3 и 5 и двухпорогового элемента, например, МНОП-транзистора 4(фиг.2 Вход данной цепи подключен к разрядной шине 6, а выход - к узлу X хранения потенциала 1.

Данная ячейка способна вьтолнять следующие функции.

В результате, поскольку практически все затворное напряжение МНОП-транзистора падает на его подзатворном диэлектрике, МНОП-транзистор приобретет второе по отношению к исходному логическое состояние с высоким уровнем порогового напряжения, например, 8 В. Если же элемент 1 хранит логическую единицу, т.е. потенциал, превышакмций 2В, то транзистор 5 закрыт и практически все напряжение, приложенное к затвору МНОП-тразистора 4, падает в подложке на области пространственного заряда, МНОП-транзистор сохраняет свое ис,ходное состояние с низким, например 1В, уровнем порогового напряжения,

0 ративной памяти записывается логическая единица; если же МНОП-транзистор находится во втором логическом состоянии, то элемент 1 сохраняет свой логический ноль.

5 5. Работать в качестве ячейки памяти электрически репрограммируемого полупостоянного запоминающего устройства (ППЗУ). При этом ППЗУ приобретает важное преимущество по сравне-

нию с классическим ППЗУ: время, его программирования уменьшается во столько раз, какова информационная емкость ППЗУ. Например, для емкости 1бКбит X 1 запись производится быстрее в 1,6-10 раз. Это становится возможным, поскольку все МНОП-транзисторы накопителя могут программироваться одновременно.

Таким образом, описанная ячейка памяти пригодна для построения накопителя, способного выполнять целый ряд функций: работать в составе ОЗУ и/или ППЗУ, сохранять информацию ОЗУ после отключения питания, запоминать промежуточную информацию ОЗУ, содержать энергонезависимую электрически сменяемую подпрограмму и др.

Дальнейшее удобство накопителя ЭОЗУ обеспечивает использование в ячей-.

ке вместо одного МНОП-транзистора, как показано на фиг. 2а, группы параллельно соединенных МНОП-транзисторов (или группы дополнительных цепей записи) , затворы которых подключены к различным программирующим

шинам. Тогда каждый из них может хранить независимо друг от друга информацию, и появляется возможность организовать работу накопителя, например таким образом, чтобы одна группу МНОП-транзисторов была в резерве на случай аварийного отключения питания для сохранения информации ОЗУ, а вто рая и остальные - для выполнения других перечисленнь;х функций долговременной памяти. Если затворы ключевых транзисторов 3 и 5 подключить к управляющим шинам, обеспечивающим в накопителе адресацию каждой, ячейки памяти, например, так, как показано на фиг, 2а то возможно избирательное программирование энергонезависимой памяти и обратной записи в произвольно выбран ной ячейке накопителя. При этом возможно существенное повышение (практически до бесконечности) числа циклов обратной записи, если в качестве двух устойчивых состояний элемента 4 энергонезависимой памяти использовать состояния со нстроенным и индуцированным каналом элемен та, а обратную запись -производить при нулевом потенциале на его затворе. Ячейка ЭОЗУ может также базироваться на динамическом элементе опе ративной памяти-, например, на емкости (фиг. 2). В таком исполнении схема ячейки имеет минимальное число активных компонентов и шин, т.е. пригодна для создания ИС ЭОЗУ боль ших информационных емкостей (порядка 10 бит), но она обладает сущест венным недостатком: программировани долговременной памяти нельзя производить во время регенерации оперативной информации на запоминающей емкости. С зтой точки зрения предпо тительнее применять статические и квазийтатические ячейки памяти ОЗУ, а для уменьшения числа компонентов схемыИ снижения количества шин целесообразно использовать в качестве ключевых элементов в дополнительной цепи записи те транзисторы, которые входят в состав элемента оперативной памяти и адресного формирователя записи-считывания и могут принять на себя дополнительные функции. В частности, таким вариантом является ячейка памяти по фиг. 3, в которой в качестве второго ключевого элемента 5 использован аналогичный элемент, входящий в состав элемента 1, например управляющий транзистор 8 из описанной выше ячейки по фиг. 2q. Тогда ячейка может быть упрощена количественно до пяти транзисторов и пяти шин (см. фиг. 4), но благодаря исключению транзисторов считывания 10 и 12 становится квазистатической. По аналогичному же принципу может быть упрощена и ячейка памяти, содержащая отдельно адресный формирователь записи и адресный формирователь считывания. Здесь целесообразно адресный формирователь считывания 2 одновременно использовать и в качестве первого к тючевого элемента.. При этом, если адресный узел записи соединен непосредственно с узлом X хранения потенциала 1, то необходимо ввести ключевой элемент 5 между выходами элемента 3 и элементы 4 энергонезависимой памяти (см. фиг.5 и 6). Технико-экономическое преимущество предлагаемой ячейки памяти заключается в повышении быстродействия .за счет исключения затрат времени на регенерацию.

(j

«je- i

i

(O)

Ф(/г.5

L.Jr

J

т

iP

1

Ш

X

L5)

/

J -/vxi

(5)

X «ч

iF

e

17

Г

Фиг Л

fue.S