Полифазный интерполятор Советский патент 1985 года по МПК G06F17/17 

Изобретение относится к вычислительной технике и может быть использовано в системах передачи и обработки дискретной информации, гидро- и радиолокации, в телевидеНИИ, электросвязи и другой аппаратуре и у-е рройс 1ва;$с, где необходимо осущеср У Йитерполяцию сигналов Известен многоканальный цифровой 4)ильтр, содёрж И1й сумматор ив каждом канал(& последовательно соединенные, , выходы которых t.S подклю ены к.взсодам соответствующих устройств умножения, входы первого регистра и первого устройства умножения в первом канале соединены с входом фильтра, выход сумматор подключен к выходу фильтра и к входу первого регистра другого канала, коммутаторы, вход каждого из которых соединен с входом установки коэффициентов фильтра, а вькод подключен к входу соответствующего устройства умножения, причем выход каждого устройства умножения в каждом канале через соответствующую группу последовательно соединенных регистров подключен к входу сумматораДанное устройство не обеспечивает режим параллельной обработки информации, вследствие.чего характеризуется низким быстродействием . Наиболее близким к предлагаемому является устройство полифазной интерполяции, содержащее L параллельно соединенных цепочек, каждая из которых представляет собой последо вательно соединенные цифровой фильт нижних частот и устройство повьпиения частоты дискретизации {2j. Известное устройство имеет боль шой объем вычислительных операций, вследствие чего характеризуется низким быстродействием. Цель изобретения - повьшение бы родействия. Поставленная цель достиг ается тем, что в полифазный интерполятор содержащий цифровой фильтр и п бло ков повьшения частоты дискретиза-. ции (где п - число фаз интерполяци причем информационный вход интерполятора подключен к входу цифрово го фильтра, вьосод которого соедине с входом первого блока повьшения частоты дискретизации, выходы блоков повышения частоты дискретизации соединены с выход.ами интерполятора, введены п-1 блоков умножения, п-1 сумматоров и блок вычитания, причем информационный вход интерполятора соединен с входом уменьшаемого блока вычитания, вход вычитаемого которого подключен к выходу цифрового фильтра, а выход - к входам первых сомножителей блоков умножения, вход второго сомножителя i-ro (i-1, n-1) блока умножения соединен с входом задания -i-rp коэффициента интерполяции интерполятора, а выход соединен с первым входом i-ro сумматора, выход которого.подключен к входу (1+1)-го блока повышения частоты дискретизации, выход цифрового фильтра соединен с вторыми входами сумматоров. На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг.2 временная диаграмма формирования интерполируемых отсчетов в предлагаемом устройстве. Полифазный интерполятор содержит п блоков 1 повышения частоты дискретизации, п-1 сумматоров 2,п-1 блоков 3 умножения, блок 4 вычитания, блок 5 памяти констант и цифровой фильтр 6. Устройство работает следующим образом. В момент времени t t, входной отсчет х(пТ) поступает на входы цифрового фильтра 6 и блока 4. На выходе цифрового фильтра 6 .формируется один из восстановленных отсчетов у(пТ) . В момент времени t t, на выходе блока 4 формируется разность Z(nT). Далее в момент времени t t из блока 5 памяти констант на вход умножителей 3 поступают отсчеты для вычисления тангенса угла линейной интерполяции. На выходе умножителей 3 формируются в момент времени t зультаты Zj(пТ) по формуле Z(nT)i Zi (пТ) где i 1, 2,...; х(пТ) - у(пТ); Z(nT) L величина повышения частоты дискретизации, В момент времени t t на выходе сумматоров формируются результаты интерполированных отсчетов (Р(пТ)

Р(пТ) Z;(nT) + у(пТ),

после чего блоки 1 повьшения частоты дискретизации вводят в каждый из отсчетов необходимое количество нулевых отсчетов.

Положительный эффект от использования предлагаемого полифазного интерполятора по срайнению с прототипом заключается в увеличении быстродействия в 10 - 10 раз, так как вместо десяти цифровых фильтров используется один, поэтому на каждый неиспользуемый отсчет приходится лишь одна операция сложения, умножения и вычитания, а также в упрощении, уменьшении габаритов и потребляемой устройвтвом мощности.

ПОЛИФАЗНЫЙ ИНТЕРПОЛЯТОР, содержа1ций цифровой фильтр и П блоков повышения частоты дискретизации (где ц число фаз интерполяции), причем информационный вход интерполятора подключен ко входу цифрового фильтра, выход которого соединен с входом первого блока повьппения частоты дискретизации, выходы блоков повышения частоты дискретизации соединены с выходами интерполятора, отличающийс я тем, что, с целью повьпнения быстродействия устройства, в него введены п -1 блоков умножения,п -1 сумматоров и блок вычитания, причем информационный вход интерполятора соединен с входом уменьшаемого блока вычитания, вход вычитаемого кото-рого подключен к выходу цифрового фильтра, а выход - к входам первых сомножителей блоков умножения,в2сод второго сомножителя i-го (, п -1) блока умножения соединен с входо задания i -го коэффициента интерполяции интерполятора, а выход соединен с первым входом ( -го суммато ра, выход которого подключен ко (Л входу (i + l)ro блока повьппения частоты дискретизации, выход которого подключен к (i+1)-My выходу интерполятора, выход цифрового фильтра соединен с вторыми входами сумматоров. 0 3 00

О 1.2 3if56783W

Фиг. 2