Многоканальный приемник частотно-модулированных сигналов Советский патент 1985 года по МПК H04M3/22 

информационным выходом демодулятора, входом записи которого является второй вход третьего элемента И, выход которого соединен с входом записи блока памяти, адресный вход которого является адресным входом демодулятора, входом считывания которого является вход считывания регистра.

3. Приемник по п. 1, отличающийся тем, что блок синхронизации содержит дешифратор и последовательно соединенные блок памяти и регистр, вход считывания которого является входом считывания блока синхронизации, информационным входом которого является информационный вход блока памяти, адресный вход которого является адресным входом блока синхронизации, входом записи которого является вход записи блока памяти, при этом К выходов регистра являются К информационными выходами блока синхронизации, управляющим выходом которого является дешифратора, N входов которого соединены с N допол ните,дьным и выходами регистра, первые N-1 из которых соединены с соответствующими N-1 входами блока памяти, а N-й дополнительный выход регистра является дополнительным выходом блока синхронизации.

1. Л1НОГОКАНАЛЬНЫЙ ПРИЕМНИК ЧАСТОТНО-МОДУЛИРОВАННЫХ СИГНАЛОВ, содержащий блок приема последовательно соединенные коммутатор входных сигналов, блок устранения дроблений, формирователь фронтов и определитель длительности входных сигналов, последовательно соединенные генератор тактовых импульсов и адресный блок, выходы которого соединены с адресными входами коммутатора, блока устранения дроблений, формирователя фронтов, определителя длительности входных импульсов и блока приема, причем первый и второй выходы генератора тактовых импульсов соединены соответственно с входами записи и входами считывания блока устранения дроблений, формирователя фронтов и определителя длительности входных сигналов, отличающийся тем, что, с целью повышения быстродействия приема, введены последовательно соединенные демодулятор и блок синхронизации, последовательно соединенные полусумматор, счетчик и формирователь импульсов готовности, а также формирователь импульсов записи, первый вход которого соединен с выходом формирователя фронтов и с информационным входом демодулятора, управляющий вход которого соединен с выходом определителя длительности входных сигналов и с вторым входом формирователя импульсов записи, третий вход которого соединен с управляющим выходом демодулятора, четвертый вход формирователя импульсов записи соединен с выходом формирователя импульсов готовности и с входом готовности блока приема, выход которого соединен с пятым входом формирователя импульсов записи, выход которого соединен с входом записи блока синхронизации К информационных выходов которого соединены с К информационными входами блока приема, К-й информационный вход блока которого объединен с вторым входом формирователя импульсов готовности, третий вход которого объединен с вторым входом счетчика и управляющим выходом блока синхронизации, дополнительный информационный выход которого соединен с перi вым входом полусумматора, второй вход которого объединен с входом блока синх(Л ронизации, адресные входы демодулятора, блока синхронизации и счетчика соединены с соответствующими выходами адресного блока, входы записи формирователя импульсов записи, демодулятора и счетчика соединены с первым выходом генератора тактовых импульсов, второй выход которого соединен с входами считывания демодулятора, блока синхронизации и счетчика. 2. Приемник по п. 1, отличающийся тем, 1чЭ что демодулятор содержит первый, второй О и третий элементы И, первые входы которых объединены и являются информационным а входом демодулятора, а также последовао: тельно соединенные сумматор, блок памяти и регистр, выход которого соединен с вторым входом первого элемента И и с первым входом сумматора, второй и третий входы которого соединены с выходами соответственно первого и второго элементов И, при этом инвертированный вход первого элемента И и второй вход второго элемента И объединены и являются управляющим входом демодулятора, управляющим выходом которого является первый выход сумматора, второй выход которого является

1

Изобретение относится к радиотехнике и связи и может быть использовано в информационных сетях с коммутацией сообщений.

Цель изобретения - повышение быстродействия приема.

На чертеже приведена структурная электрическая схема многоканального приемника частотно-модулированных сигналов.

Многоканальный приемник частотномодулированных сигналов содержит коммутатор 1 входных сигналов, блок 2 устранения дроблений, формирователь 3 фронтов, определитель 4 длительности входных импульсов, адресный блок 5, генератор 6 тактовых импульсов, демодулятор 7, состоящий из первого 8, второго 9 и третьего 10 элементов И, сумматора 11, блока 12 памяти и регистра 13, формирователь 14 импульсов записи, блок 15 синхронизации, состоящий из блока 16 памяти, регистра 17 и дешифратора 18, полусумматор 19, счетчик 20, формирователь 21 импульсов готовности и блок 22 приема.

Многоканальный приемник частотномодулированных сигналов работает следующим образом.

С информационных каналов входная информация в биимпульсном виде опрашивается коммутатором 1 по временным позициям, которые формируются в адресном блоке 5. С выхода коммутатора 1 информация групповым трактом поступает на вход блока 2 и далее на формирователь 3 в соответствующих временных позициях. В тех же временных позициях в определителе 4 вычисляется длительность посылки от предыдущего до последующего фронтов.

На выходе определителя 4 будет присутствовать «1 если принимаемая посылка однократной длительности, и «О, если принимаемая посылка двукратной длительности.

Информация в виде фронтов сигналов и значений о длительности поступает на входы демодулятора 7 по соответствующим временным позициям. В демодуляторе 7 при совпадении на входе второго элемента И 9 сигнала фронта посылки и единичного сигнала с выходов формирователя 3 и определителя 4 соответственно вырабатывается «1 на выходе второго элемента И 9 в данной временной позиции. В той же временной позиции на выходе первого элемента И 8 из-за несовпадения упомянутых сигналов вырабатывается «О. При этом на первый вход сумматора 11 поступает «О, на второй вход - «О, на третий вход - «1, а на первом выходе сумматора 11 от сложения «О, «О и «1 появляется «1, на втором выходе «О, так как он является пере носом от суммы «О, «О и «1. В результате вычислений в блок 12 в данной временной позиции запишется «1. В следующем цикле в той же временной позиции на первый вход сумматора 11 поступает «1 с выхода регистра 13, в который сигналом «Считывание запишется предыдущее значение вычислений из блока 12, на второй вход - «О, на третий вход - «1. В результате вычислений на первом выходе сумматора 11 будет «О, который запишется сигналом «Запись, стробированным фронтом сигнала на третьем элементе И 10 демодулятора 7, в соответствующую ячейку памяти блока 12 памяти. На втором выходе сумматора 11 будет «1, что является единичным значением бинарной посылки. Одновременно с первого выхода сумматора 11 на третий вход формирователя 14 подается сигнал разрешения на формирование сигнала «Запись в блок 16 памяти блока 15 синхронизации. Обнуление ячейки памяти блока 12 демодулятора 7 производится через первый элемент И 8. Если в ячейке памяти блока 12 была записана «1, то на выход первого элемента И 8 и выход сумматора 11 поступает «1 с выхода регистра 13. В той же временной позиции на выходе определителя 4 присутствует «О. Тогда по фронту сигнала на выходе первого элемента И 8 будет «1, а на выходе сумматора 11 - «О от сложения двух единиц. В ячейку памяти 12 запишется «О.

Сигнал «Запись формируется на элементе И формирователя 14 по каждому фронту входной информации, если на выходе определителя 4 присутствует «О, так как в этом случае на выходе первого элемента И 8 формирователя 14 - «1.

Когда на выходе определителя 4 присутствует единичный сигнал, выдача сигнала «Запись управляется сигналом с сумматора 11 через первый элемент И 8 формирователя 14. При наличии на входах сумматора 11 двух «1 выдается разрешение на формирование сигнала «Запись в формирователе 14 записи. Следовательно, сигнал «Запись формируется по каждому второму фронту единичной биимпульсной посылки.

Бинарная информация с выхода демодулятора 7 поступает на информационный вход блока 15 синхронизации, в котором осушествляется накопление блоков информации по каждой временной позиции и цикловая синхронизация посредством дешифрации ее определенной части (маркера). Например, 1-й бит информации записывается в первый элемент памяти блока 16 в конкретной временной позиции (по определенному каналу) сигналом «Запись с выхода формирователя 14. В следующем цикле этой же временной позиции сигналом «Считывание 1-й бит информации переписывается в регистр 17, а сигналом «Запись записывается в блок 16 последующего входа. В каждом цикле на один бит информации в блоке 16 занимается количество ячеек, равное количеству обрабатываемых каналов. В последуюш,ем цикле информация из предыдущего массива ячеек переписывается в последующий, а в- первоначальный массив записывается новая информация. Таким образом, в каждой временной позиции сигналом «Считывание информация в параллельном виде переписывается из блока 16 в регистр 17, .где хранится до следующего сигнала «Считывание последующей временной позиции, а сигналом «Запись той же временной позиции по входам информация записывается в последующий массив памяти.

В блоке 16 по всем временным позициям накапливается и сдвигается информация до тех пор, пока часть информации по каким-либо позициям не будет принята дешифратором 18 определенное число раз, которое фиксируется счетчиком 20 по тем же позициям. Каждый бит последующего блока информации проверяется с предыдущим битом ранее принятого блока информации на полусумматоре 19, в случае несовпадения счетчик 20 обнуляется по соответствующей позиции.

В счетчике 20 сигнал маркера записывается в блок памяти счетчика 20 сигналом «Запись. При совпадении сигнала ошибки с выхода полусумматора 19 и сигнала «Запись на входе счетчика 20 элемент памяти обнулится по временной позиции, по которой обнаружена ошибка. В формирователе 21 сравнивается текущий маркер с выхода дешифратора 18 и предыдущий, который был записан в счетчике 20, с выхода последнего разрешающий сигнал поступит на вход формирователя 21. С выхода формирователя 21 сигнал «Готовность выдается в блок 22. Одновременно на его входах присутствует принятая из канала информация в параллельном коде.

В К-ом разряде информации указано сколько принимать блоков информации. Сигнал «Готовность запрещает формирование сигнала «Запись , чтобы не сдвинуть блок информации в блоке 16 памяти. При считывании информации с выходов регистра 17 блок 22 выдает сигнал о считывании информации, по которому в формирователе 14 формируется сигнал «Запись, и информация в блоке 16 сдвигается. Далее осуществляется прием следующих блоков информации аналогично описанному.