Запоминающее устройство Советский патент 1985 года по МПК G11C11/00 

00 4 4

а Изобретение относится к вычислительной технике и цифровой измерительной технике и может быть исполь зовано в измерительных системахj в которых необходимо быстро записат в запоминающее устройство оцифрованную информацию измерений. Цель изобретения - повьшение быс родействия устройства. .На чертеже представлена структур ная схема запоминающего устройства. . Устройство содержит накопитель 1 у разделенный например, на четыре секции 1.1-1.4, счетчики 2.1-2.4 адреса, первую группу элементов И 3.1-3.4, вторую группу.элементов И 4.1 - 4.4, кольцевой регистр 5 сдвига, элемент ИЛИ 6. На чертеже таюке обозначены входы.7 и 8 записи и чтения, информационные входы 9. и выходы 10 устройства Устройство работает следующим об разом. Перед записью или считыванием устройство устанавливается в исходмое состояние: счетчики 2.1-2.4 адреса обнуляются,.т.е, на их разрядных вьшодах устанавливается О, а значит и на адресных входах секций 1,1-1.4, таким образом, заранее выставлен начальный адресу коль ценой регистр 5 устанавливается в первое состояние, т.е. разрешающий уровень выставлен только на первом разрядном выходеS поэтому управляющ сигналы Запись 7 или Чтение 8 могут пройти через элементы И 3.1. и 4. только на входы первой секции 1Л и первый счетчик 2.1 адреса. Запись входной информации осуще ствляется следующим образом. Первый сигнал Запись через элементы ИЛИ 6 и элементы И 3.1 и 4.1 преобразуется в сигналы Запись и Выбор блока памяти, которые поступают на входы первой секции 1.1 -и осуществляют запись информации, выставленной на информационных входах 9 устройства. Позаднему фронту сигнала Запись происходит переключение счетчика 2.1 адреса в следующее состояние, что означает выставление следующего адреса перво секции 1.1. Сигнал Запись через элемент ИЛИ 6 поступает на счетный вход кольцевого сдвигаемого регистр 5 и по своему заднему фронту устана ливают регистр 5 во второе состояни т.е. разрешающий уровень выставлен на втором разрядном выходе, на всех остальных - запрещающий уровень, поэтому второй внешний сигнал Запись пройдет через элементы И 3.2 и 4.2 только на второй вход второй секции 1 ,/i и второй счетчик 2.2 адреса. Второй внешний сигнал Запись произойдет аналогично первому запись информации во второй блок памяти по начальному адресу, а также выставит следующий адрес на адресных входах второй секции 1.2 и выберет для следующего управляющего внешнего сигнала третью секцию 1.3. В результате первые четыре сигнала Запись произведут запись информации четырех информационных например, 16-разрядных слов (на каждый сигнал Запись выставляется информация, т.е. каждый сигнал Запись сопровождается информацией в-виде, например, 16разрядного двоичного числа по 16-ти . внешним шинам ) последовательно в четыре слова секции накопителя 1.11.4 по начальному адресу. Пятый сигнал Запись произведетзапись пятого информационного слова в первую секцию 1.1 по следующему адресу, выставленному лосле окончания первого сигнала Запись. После окончания пятого Сигнала Запись с необходимой задержкой на адресных входах первой секции 1.1 будет выставлен следзпощий адрес. При считывании информации внешний сигнал Чтение 8 через элементы 6 и 3 поступает на вход Выбор блока памяти, При наличии этого сигнала и отсутствии сигнала Запись выбранньй блок памяти выставит хранимую информацию на шiфopмaциoнныe выхода 10. В остальном работа устройства аналогична работе в режиме записи. Таким образом, в предлагаемом ЗУ в результате записи информационного слова непосредственно в накопитель, осуществления адресации внутри устройства в соответствии с сигналами Запись и Считьшание и обращения одним сигналом Запись к блоку памяти, следующим сигналом Запись к другому блоку памяти время записи одного информационного слова достигает предельного быстродействия, характерного для используемого типа накопителя.

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, разделенный на секции, информационные входы и выходы которых являются соответственно информационными входами и выходами устройства, кольцевой регистр сдвига, выходы которого подключены к первым входам cooTBetствующих элементов И первой и второй групп у а вход соединен с выходом элемента ИЛИ, первый и второй входы которого являются соответственно входом записи и чтения устройства, отличающееся тем, что с целью повьшения быстродействия, в него введены счетчики адреса по числу секций накопителя, причем выходы счетчиков адреса подключены к адресным входам соответствующих секций накопителя, вторые входы элементов И первой группы соединены с входом записи устройства, а выходы подключены к входам записи соответствующих секций накопителя, вторые входы элементов И второй 1 группы соединены с выходом элемента ИЛИ, а выходы подключены к входам соответствующих счетчиков адреса и входам выборки соответствующих секций накопителя.