Множительно-делительное устройство Советский патент 1985 года по МПК G06G7/16 

Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговы вычислительных машинах. Целью изобретения является упрощение функциональной схемы. На чертеже изображена функционал ная схема мйожительйо-делительного устройства. Схема содержит первый и второй элементы с управляемым сопротивлением, выполненные на согласованных полевых транзисторах 1 и 2, первый и второй операционные усилители 3 и 4, шину 5 нулевого потенциала, пер1выйи второй масштабные резисторы 6 и 7, вход 8 второго сигнала-сомно жителя, вход 9 первого сигнала-сомножителя, вход 10 сигнала-делителя, выход 11. Множительно-делительное устройст во работает следующим образом. Преобразуемые сигналы имеют одинаковую полярность. Второй операцио ный усилитель 4 совместно с первым масштабным резистором 6 образуют масштабирующий узел. На выходе второго операционного усилителя 4 формируется напряжение - г сигнал-сомножитель с входа 8 проводимость второго полево го транзистора 2; проводимость первого масшта ного резистора 6. Выходнойсигнал первого операционного усилителя 3 изменяет прово димость согласованных по параметрам первого и второго полевых .транзисторов 1 и 2 до тех пор, пока не уравняются токи через канал первого полевого транзистора 1 и второй масш1табный резистор 7, т.е. до выполнения условия YG,-ZG f 1 где Y --сигнал-сомножитель а входа 9; сигнал-делитель с входа 10; проводимость первого полевого транзистора 1; проводимость второго масштаб ного резистора 7. Учитывая, что первый и второй полевые- транзисторы 1 и 2 согласованы по параметрам, т.е. их проводимости равны, то уравнение (1) с учетом уравнения . (2) можно записать в виде II Y .X-Y вых Для получения произведения двух сигналов со входов 8 и 9 следует подавать на вход 10 сигнал фиксированного уровня. Для получения частного двух сигналов следует сигнал-делитель подать на вход 10, сигнал-делимое на .вход 8 (или 9), а на вход 9 (или 8) подать сигнал фиксированного уровня. По сравнению с устройством-прототипом предложенное множительно-делительное устройство характеризуется более простой функциональной схемой.

МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее первый и второй элементы с управляемым сопротивлением, выполненные на согласованных полевых транзисторах,истоки которых подключены к инвертирующим входам первого и второго операционных усилителей соответственно, выход первого операционного усилителя -подW0ключен к затворам первого и второго полевых транзисторов, между инвертирующим входом и выходом второго операционного усилителя включен первый масштабный резистор, выход второго операционного усилителя является выходом устройства, неинвертирующий вход второго операционного усилителя подключен к шнне нулевого потенциала, второй масштабный резистор, первьй вывод которого является входом первого сигнала-сомножителя устройства, отличающее - с я тем, что, с целью упрощения, второй вывод BTOporQ масштабного ре зистора подключен к неинвертирующему входу первого операционного усилителя, сток первого полевого транзистора является входом сигнала-делиг теля устройства, вход бторого полевого транзистора является входом второго сигнала-сомножителя устройства. Од со и