Устройство для ввода-вывода информации Советский патент 1985 года по МПК G06F13/00 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для организации об мена информацией в системах коллекти ного пользования вычислительными ресурсами и в информационно-поисковых системах. Цель изобретения - упрощение устройства и повышение его быстродействия. На чертеже представлена структурная схема устройства. Устройство содержит процессор 1, первый регистр 2, элементы И 3 перво 3 и второй 4 групп, терминалы 5, фор мирователь 6 импульсов, первый элемент И 7, триггер 8, третий регистр первый элемент ИЛИ 10, второй элемен И 11, второй регистр 12, дешифратор 13, элемент НЕ 14, третий элемент И 15 и второй элемент ИЛИ 16. Предлагаемое устройство работает следующим образом. Перед началом работы в регистрах 2, 9 и 12 и триггере 8 записан нулевой код. Процессор 1 согласно програ ме устанавливает либо режим чтения, либо режим записи информации, В режиме записи информации в терминалы 5 процессор 1 передает первую информационную посылку в регистр 2, в котором i-я ячейка закреплена за терминалом 5. Затем процессор 1 посылает сигнал, переводящий триггер В в состояние, разрешающее прохождение тактовых импульсов с формирователя 6 через элемент И 7 на входы элементов И группы 4. В результате чего информация с регистра 2 через соответствующие элементы И группы 4 поступает в соответствующие терминалы 5 . В то же время импульс с выхода элемента И 7 поступает на вход триггера В и устанавливает его в нулевое состояние, запрещая прохождение тактовых импульсов через элемент И 7, а с другого выхода триггера В формируется сигнал прерывания по записи, по которому процессор 1 выстав ляет в регистр 2 новую посылку кнфор мации. Операции продолжаются до момента снятия режима записи информаци Режим чтения информации с терминалов может быть организован двумя способами: последовательное чтение информации со всех терминалов 5 и приоритетное чтение информации с одного терминала 5, т.е. чтение информации полностью с одного терминала 5. В первом случае с выходной шины процессора 1 в регистр 9 заносится распределенный код 0000 ... 01, т.е. во все разряды регистра, кроме n-roj,заносятся нули, а в п-ый разряд - единица. Регистр 12 устройства устанавливается в исходное состояние, при котором все его, кроме первого, разряды, включая и маркерный, устанавливаются в нулевое состояние, а в первьй разряд регистра 12 записывается маркер, значение которого равно единице. Так как в маркерном разряде регистра 12 записан ноль, то с выхода дешифратора 13 снимается сигнал, разрешающий прохождение тактовых импульсов с формирователя 6 через элемент И 11, Так как режим чтения информации организуется последовательно со всех терминалов 5, то на вход элемента И 11 поступает единичный сигнал от процессора 1. Этот сигнал разрешает прохождение тактовых импульсов с формирователя 6 на вход регистра 9. С приходом первого тактового импульса содержимое п-го разряда регистра 9 переписьшается в его перв1ый разряд, а код маркера переписьшается из первого разряда регистра 12 во второй, так как с выхода элемента И 11 тактовый импульс через элемент ИЛИ 16 заводится на вход регистра 12. С выхода первого разряда регистра 9 единичный сигнал поступает на вход первого элемента И группы 3, на другой вход которого поступает импульс с формирователя 6. В результате управляющий импульс с выхода первого элемента И 3 группы поступает на вход соответствующего терминала 5. Код символа с терминала 5 считывается и через элемент ИЛИ 10 записывается в первый разряд регистра 12. На очередном шаге с приходом следующего тактового импульса с формирователя 6 происходит сдвиг кодов, записанных в регистрах 9 и 12 и код символа считывается с второго терминала и записьшается во второй разряд регистра 12 и т.д. Операция считьшания с каждого терминала 5 продолжается до момента появления в последующем (маркерном) (п+1)-м разряде регистра 12 кода маркера, т.е, тогда, когда последовательно будет прочитана информация /со всех п терминалов 5, начиная с первого терминала 5, Так как код маркера равен единице то с инверсного выхода дешифратора 13 снимается сигнал, запрещающий прохождение тактовых импульсов через элемент И 11, ас выхода дешифратора 13 формируется сигнал прерывания, который поступает в процессор 1. Содержимое регистра 12 поступает в процессор 1. Операция чтения продолжается после поступления кода установки в начальное состояние регистра 12 и распределенного кода в регистр 9. Если необходимо считать информацию полностью с одного терминала, напри мер с i-ro (второй случай), то в регистр 9 заносится код, где в i-м разряде единица, а в остальных ноль. Ре гистр 12 по первому входу устройства .устанавливается в исходное состояние как и в первом случае. На вход элемента И 11 поступает нулевой сигнал, запрещающий прохождение тактовых импульсов с формирователя 6 на вход регистра 9, Так как сдвиг распределенного код в регистре 9 не осуществляется, то разрешающий сигнал, равный единице, на время чтения информации с i-ro терминала поступает на вход i-ro элемента И 3 группы. С приходом тактового импульса с формирователя 6 информация (коды символов) с i-ro терминала 5 последовательно записывается в регистр 12, при этом сдвиг информации в регистре 12 осуществляется сигналом, поступающим от формирователя 6 через элемент И 15, с выхода элемента ИЛИ 16. Как только в маркерном разряде регистра 12 появляется единица, то с выхода-дешифратора 13 снимается сигнал, запрещающий прохождение тактовых импульсов через элемент И 15, а с другого выхода дешифратора формируется сигнал прерьгоания, который поступает в процессор 1, Содержимое регистра 12 поступает в процессор. Если необходимо продолжить чтение информации с i-ro терминала, то регистр 12 переводится в исходное состояние и процесс повторяется. Операция чтения информации осуществляется до момента снятия режима чтения, В известном устройстве в режиме записи информации в терминалы запись одной посыпки информации для всех терминалов осзтцествляется последовательно в каждый терминал, начиная с первого и до п-го, что приводит к непроизводительным простоям 1ерминалов. В предлагаемом устройстве запись одной посылки информации для всех терминалов производится одновременно, так как каждый терминал имеет свои независимые цепи и систему записи. Таким образом, предлагаемое устройство не только обеспечивает увеличение быстродействия на 50% в режиме записи, но и при гаобом количестве терминалов позволяет сокращать оборудование в 1,4 раза, что позволяет уменьшить количество функциональные: связей, т.е. упростить устройство.

УСТРОЙСТВО ДЛЯ ВВОДА-ВЫВОДА ИНФОРМАЦИИ, содержащее первый, второй и третий регистры, формирователь импульсов, триггер, терминалы, первьй, второй и третий элементы И, дешифратор, первый элемент ИЛИ, первую группу элементов И, первые входы которых соединены с выходом формирователя импульсов, первым входом второго элемента И и вторым входом первого элемента И, первый вход которого соединен с первым выходом триггера, второй выход которого является первым выходом устройства, первый вход второго регистра соединен с вторым входом триггера и является первым входом устройства, выходы группы второго регистра являются выходами группы устройства, входы первого регистра являются входами первой группы устройства, второй вход второго элемента И соединен с вторым выходом дешифратора, первый выход которого является вторым выходомустройства, выходы элементов И первой группы соединены с первыми входами соответствующих терминалов, выходы которых соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с вторым входом второго регистра, о т л и ч а ю щ е е с я тем, что, с целью упрощения и повышения быстродействия устройства, оно содержит второй элемент ИЛИ, вторую группу элементов И и элемент НЕ, выход которого соединен с вторым входом третьего элемента И, первый и третий входы которого соответственно соединены с первым и вторым входами второго элемента И, третий г вход которого соединен с входом элемента НЕ и является вторым входом устройства, выход второго элемента И соединен с первым входом второго элемента ИЛИ и входом третьего регистра, входы группы которого являются входами второй группы устройства, выход третьего элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен с третьим входом второго регистра, четвертый вход и выход которого соединены (Соответственно с первым и вторым входами дешифратора, выходы треть его регистра соединены с вторыми входами соответствующих элементов И первой группы, вторые входы терминалов соединены соответственно с выходами элементов И второй группы, первые вхо ды которых соединены с соответствующими выходами первого регистра, вторые входы элементов И второй группы соединены с выходом, первого элемента И и первым входом триггера.