Устройство для определения количества единиц в двоичном числе Советский патент 1985 года по МПК G06F11/10 

ход первого h/2-раэрядного блока фиксации единиц соединен с первым входом второго элемента И, первым входом элемента И-НЕ и первым инверсным входом четвертого элемента И, выход второго h/2-разрядного бло ка фиксации единиц соединен с вторы входом второго элемента И, вторым входом элемента И-НЕ и вторым инверсным входом четвертого элемента выход которого соединен с инверсным 40 входом первого элемента И и третьим входом третьего элемента И, информационные входы первого и /2-раэ рядного блока фиксации единиц соединены с соответствующими старшими разрядами информационного входа устройства, информационные входы второго h/2-разрядного блока фиксации единиц соединены с соответствующими младшими разрядами информационного входа устройства.

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ КОЛИЧЕСТВА ЕДИНИЦ В ДВОИЧНОМ ЧИСЛЕ, содержащее счетчик, первый и второй элементы И, элемент И-НЕ, первый и второй и /2-разрядные блоки фиксации единиц, где h - количество разрядов двоичного числа, причем первый и второй входы и выход первого элемента И соединены соответственно с выходом элемента И-НЕ, тактовым входом устройства и первым суммирующим входом счетчика, выход второго элемента И является сигнальным выходом устройства, отл.ичающееся тем, что, с целью упрощения устройства, в него введены третий и четвертый элементы И, каждый из 11 /2-разрядных блоков фиксации единиц содержат в каждом разряде RS -триггер, первый элемент И, в каждом разряде, кроме первого, второй и третий элементы И, причем информационный вход каждого разряда И /2-разрядного блока фиксации единиц соединен с входом установки в единичное состояние триггера соответствующего разряда, тактовый входh /2-разрядного блока фиксации единиц соединен с первыми входами первых элементов И всех разрядов, выход первого элемента И каждого разряда соединен с входом установки в HyfieBoe состояние триггеров соответствующего разряда, прямой выход триггера первого разряда соединен с вторым входом первого элемента И первого разряда, инверсньп выход триггера первого разряда соединен с первыми входами второго и третьего элементов И второго разряда, прямые выходы триггеров каждого разряда, кроме первого, соединены с вторыми входами вторых элементов И соответствующих разрядов, инверсные выходы триггеров (Л каждого разряда, кроме первого, соединены с вторыми входами третьих элементов И соответствующих разрядов, выходы вторых элементов И каждого разряда, кроме первого, соединены с вторыми входами первых элементов И соответствующих разрядов, выходы 00 ел третьих элементов И каждого разряда, кроме первого и последнего, соедисо нены с первыми входами вторых и тре4 тьих элементов И последующих разрядов, выход третьего элемента И последнего разряда является выходом h/2-разрядного блока фиксации единиц, тактовый вход устройства соединен с тактовыми входами первого и второго h/2-разрядных блоков фиксации единиц и с первым входом третьего элемента И, второй вход и выход которого соединены соответственно с выходом элемента И-НЕ и вторым суммирующим входом счетчика, разрядные выходы которого являются информационными выходами устройства, .вы

I

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства контроля цифровой техники.

Цель изобретения - упрощение устройства.

На чертеже схематично изображено предлагаемое устройство.

Устройство содержит счетчик .1, элементы И 2, 3, 4 и 5, элемент И-НЕ 6, блоки 7 и 8 фиксации единиц, тактовый вход 9 устройства, выходы 1-0 блоков фиксации единиц, .управляющий выход 11 устройства, группа информационных выходов 12 устройства, каждый блок фиксации единиц содержит .h/2 триггеров 13, где h - количество разрядов двоичного числа, первый разряд () блоков 7 и 8 содержит элементы И 14, каждый i-и разряд блоков 7 и 8 (,3,..., h/2) содержит элементы И 14, 15 и 16.

Устройство работает следующим образом.

В исходном состоянии счетчик 1 находится в нулевом состоянии, триггеры 13 блоков 7 и 8 фиксации единиц имеют состояние, соответствующее кодо вой комбинации соответственно старшим h/2 и младщим h/2 разрядам двоичного И-разрядного числа, подаваемого по информационным входам 17 устройства.

При поступлении тактовьк импульсов на вход 9 устройства происходит одновременно вьщеление единиц в блоках 7 и 8 и подсчет их счетчиком 1 следующим образом.

Первый тактовый импульс поступает на вход элементов И 14 первого разряда блоков 7 и 8. Если в первом

разряде блоков 7 и 8 записана единиц (триггеры 13 первого разряда в единичном состоянии), то сигнал 1 через элемент И 14 поступает на нулевой вход соответствующего триггера 13, который установит его в нулевое состояние, чем обеспечивается условие последующего вьщеления единиц из второго, третьего и т.д. разряда (в зависимости от состояния триггеров 13 второго, третьего и т.д. разрядов блока) блоков 7 и 8 при втором тактовом импульсе. При этом выделенные две единицы с первого и второго каналов фиксируются в счетчике 1 следующим образом.

Отсутствие сигналов с выходов 10 блоков 7 и 8 свидетельствуют о том, что единицы обнаружены в старших и в младших разрядах числа. По разрешающему сигналу с выхода элемента И 4 через элемент И 3 тактовый импульс подается на счетный вход второго младшего (2 ) разряда счетчика 1. Таким образом происходит подсчет парных единиц, выделенных по блокам 7. и 8„

Если в первом разряде блоков 7 и 8 записаны-нули (триггеры 13 первого разряда в нулевом состоянии), сигнал с нулевого выхода триггеров обеспечивает условие вьоделения единицы с второго разряда через элементы И 15 и 14, а при нулевом состояни триггера 13 второго разряда (сигнал с выхода элементов И 16 второго разряда) - из третьего разряда и т.д.

Очередные тактовые импульсы, аналогично устанавливая i -е триггеры блоков 7 и 8 в нулевое состояние, че