Устройство для подсчета числа единиц двоичного кода Советский патент 1990 года по МПК H03M7/20 

Изобретение относится к вычислительной технике и может быть использовано в системах обработки и передачи цифровой информации.

Цель изобретения - повышение быстродействия .

На чертеже изображена функциональная схема устройства.

Устройство содержит генератор 1 тактовых импульсов, многоканальный преобразователь 2 параллельного кода в последовательности импульсов, триггер 3, первый 4 и второй 5 элементы ИЛИ, элемент И 6, счетчик 7 импульсов, блоки 8 подсчета единиц, первая-тре- тья группы элементов И 9-11, первая и вторая группы элементов ИЛИ 12 и 13, информационные 14 и установочные 15 |входы, информационные 16 и контрольный 17 выходы.

Устройство может использоваться как для подсчета числа единиц входного кода, так и для их подсчета по модулю К.

Многоканальный преобразователь 2 параллельного кода в последовательность импульсов может быть выполнен в виде распределителя импульсов, выходы которого соединены cv первыми входами элементов И 2р групп (2р - число каналов преобразователя), вторые входы элементов И каждой группы являются входами соответствующего канала преобразователя, а выходы соединены с входами элемента ИЛИ, выход которого является выходом соответствующего канала преобразователя, тактовый вход распределителя импульсов является тактовым входом преобразователя, а выход последнего разряда преобразователя - выходом конца преобразования.

сд сэ со со со ел

Многоканальный преобразователь 2 параллельного кода в последовательность импульсов может быть также выполнен в виде 2р регистров сдвига, соединенных информационными входами с информационными входами преобразователя, тактовыми входами - с тактовым входом преобразователя, а выходами переноса - с выходами каналов пре- образователя, инверсные выходы каждого регистра сдвига соединены с входами своего элемента И, а выходы последних - с входами элемента И, выход которого является выходом конца пре- образования, входы разрешения записи регистров сдвига соединены с входом разрешения записи преобразователя.

Триггер 3 выполняется в виде RS- триггера или в виде счетного тригге- ра, в зависимости от выполнения многоканального преобразователя 2. Для второго из описанных вариантов реализации преобразователя 2 он выполняется в виде RS-тригрера, а для первого варианта - в виде RS-триггера или счетного триггера в зависимости от того, синхронизирован импульс на выходе конца преобразования преобразователя 2 с паузой между тактовыми импульсами или с тактовым импульсом.

При работе в режиме подсчета количества единиц счетчик 7 и блоки 8 подсчета единиц выполняются следующим образом.

Счетчик 7 выполняется в виде реверсивного двоичного счетчика с двумя счетными входами на Jlogj(n-H) .разрядов, где n - разрядность входного кода.

Блок 8 подсчета единиц выполняется в виде реверсивного двоичного счетчика с коэффициентом пересчета, равным

г 7/ П1м + nf + гд-е n

n чис4

ло входов соответствующей группы, число разрядов которого равно t , Jlog7(n;+,+ np+if1+ DC, ,p-1, вычитающий и суммирующий счетные входы счетчика являются соответственно первым и вторым входами блока, и двух пороговых блоков, а также элемента И. Первый пороговый блок соединен входами с прямыми выходами реверсивного счетчика, имеет веса входов 2 и порог А m ,, а второй пороговый блок ,, входы триггеров разрядов счетчика с соединен входами с инверсными выходами реверсивного счетчика, выходов, равные 2 , и порог -га.+ + 1, где оптимальное значение

номерами, равными номерам единичных разрядов двоичного представления чис ла , и инверсные установочные вход остальных разрядов (входы 15;).

е

Q 5

0

еИ 2 р 2л±|-Ч}

Элемент И соединен входами с прямыми выходами разрядов реверсивного счетчика с номерами, равными номерам единичных разрядов в двоичном -представлении числа (), инверсными выходами остальных разрядов счетчика. Выход элемента И является первым выходом блока, выход первого порогового блока - вторым выходом блока, а выход второго порогового блока - третьим выходом блока. В исходном состоянии в счетчик блока 8 записан код числа п р4.,-«., информационных входов 14р4}М группы преобразователя 2„

При работе в режиме подсчета количества единиц по модулю К счетчик 7 и блоки 8 подсчета единиц выполняются „следующим образом„

Счетчик 7 выполняется в виде реверсивного двоичного счетчика по модулю К с двумя счетными входами на 1о§2(К+1)С разрядов.

Блок 8 подсчета единиц выполняется

аналогичным описанному. Он содержит реверсивный счетчик по модулю К, два пороговых блока и элемент И. Разрядность счетчика равна (К-И)С. Пороговые блоки реализуют пороговые

функции с весами входов 2 и порогами А т 1 и -П. + 1 соответственi

5

0

5

но,

где оптимальное

значение

га

е II 2JJ J 2 ° ПеРвый пороговый блок соединен входами с прямыми выходами разрядов счетчика, второй пороговый блок - с инверсными. Элемент И соединен входами с прямыми выходами разрядов счетчика с номерами, равными номерам единичных разрядов в двоичном представлении числа (mr-1), и инверсными выходами остальнкх разря- дов счетчика. Выход элемента И и выходы первого и второго пороговых блоков являются соответственно первым, к .орым и третьим выходами блока 8 подсчета единиц,

В исходном состоянии в счетчик блока 8 записывается код числа (n pfjti) tnod К f± путем подачи сигнала сброса на прямые установочные

входы триггеров разрядов счетчика с

номерами, равными номерам единичных разрядов двоичного представления числа , и инверсные установочные входы остальных разрядов (входы 15;).

Функционирование устройства в режиме подсчета количества единиц происходит следующим образом.

В исходном состоянии счетчик 7, блоки 8 подсчета единиц, многоканальный преобразователь 2 параллельного кода в последовательность импульсов и триггер 3 сброшены.

На выходе триггера 3 нулевой логический сигнал, запрещающий прохождет ние тактовых импульсов через группы элементов И 9 и 10. На информационные входы 14 устройства подан входной код,

причем на входы групп

он

14, - 14р

подан в прямом виде, а на входы групп 14р4.(- 14г„ - в инверсном либо в прямом, но инвертируется устанавливаемыми на входах инверторами, либо выполнением соответствующих входов преобразователя 2 инверсными.

В счетчик 7 в исходном состоянии с входов 15 я записан код числа

р-

Ср npt1+ Г

1

В счетчик блока 8 подсчета единиц (, р-1)-в исходном

со входов 15

состоянии записан код числа

п,

, -ip+i i.

При выполнении многоканального преобразователя 2 на регистрах сдвига входной код записан в них.

При поступлении тактовых импульсов с выхода генератора 1 на тактовый вхо многоканального преобразователя 2 последний преобразует количество единиц входного кода на входах 14р в соответствующее количество импульсов на его 1-м выходе (,,.о,р) и количество нулей входного кода на входах 14(0+0 в соответствующее количество импульсов на (р+1)-м выходе.

Импульсы с первого и (р+1)-го выходов многоканального преобразователя 2 поступают через элементы ИЛИ 4 и 5 на соответствующие входы элементов И 114..1 и 11jpo Если импульс поступает только с одного элемента ИЛИ 4, то он поступает на суммирующий вход счетчика 7, к содержимому которого при этом прибавляется единица. Если импульс поступает только с одного элемента ИЛИ 5, то он поступает на вычитающий вход счетчика 7,от содержимого которо- го при этом вычитается единица. Если импульсы поступают одновременно с обоих элементов ИЛИ 4 и 5, то импульсы на входы счетчика не поступают.

10

15

20

25

30

40

35

55

4S

50

Импульсы с 1-го и (р+1)-го выходов многоканального преобразователя 2 поступают на соответствующие пары г элементов И 11, которые работают так же, как описано.

Работа продолжается таким образом до окончания опроса входного кода преобразователем 2, для чего требуется п/2рС тактово При этом многоканаль- ньй преобразователь 2 самоблокируется и далее импульсов на информационных выходах не формирует, а на его выходе окончания работы появляется импульс,, переключающий триггер 3, на выходе ьл- торого при этом появляется единичный сигнал, разрешающий прохождение тактовых импульсов через группы элементов И 9 и 10,

В результате к моменту окончания работы многоканального преобразователя 2 в блоке 8 подсчета единиц оказывается записан код числа единиц контролируемого кода на группах 14. и 14 р.,-1(, а в счетчике 7 - код числа

s wt+ Ј (т,-1),

i-« где W1 - число единиц контролируемого

кода на входах 14 и 14рм.

Все блоки подсчета единиц оказываются разбиты на две подгруппы. В первой подгруппе блоков В- в их счетчики записан код числа q . , m . и на их втором выходе имеется единичный .- сигнал, а на третьем - нулевой. Во второй подгруппе блоков 8 j, в счетчики записан код числа q , t-l и на их третьем выходе имеется единичный сигнал, а на втором - нулевой.

Далее в каждой из указанных подгрупп последовательнр, а в обоих группах одновременно происходит процесс пересчета содержимого блоков 8 подсчета единиц в счетчик 7 путем приведения каждого из блоков 8 в состояние, при котором в его счетчик записан код числа га.-1.

Пусть 8. наименьший номер блока подсчета единиц первой подгруппы. На его втором выходе - единичный сигнал, поступающий на вход элемента И 10;, на инверсных входах которого, соединенных с вторыми выходами блоков 8 - 8 . , - нулевые сигналы, что разрешает прохождение тактовых импульсов на выход элемента И 10 „ Импульсы с выхода последнего поступают через элемент ИЛИ 4 на соответствующие входы элементов И 11 if-iw также на

соответствующие входы элементов И 11.

Я И

р i 1

проходя при этом через элемент ИЛИ 12, на вычитающий вход блока 8 - подсчета единиц, от содержимо- i o которого при этом каждый раз отымается единица Работа продолжается таким образом до лоявления в счетчике блока 8, кода числа т-1. , При :ITOM на втором и третьем выходах бло- JQ ка 8. появляются нулевые сигналы, а на его первом выходе - единичный. В речение всего времени работы блока 8f подсчета единиц он единичным сигналом на своем втором выходе запрещает про- хождение тактовых импульсов на выходы элементов И 10 J4., - Юр., .

Пусто 8 наименьший номер блока подсчета единиц второй подгруппы На .го втором выходе - нулевой сигнал, a JQ ла третьем - единичный, поступающий на вход элемента И 9, на инверсных входах которого, соединенных с третьими выходами блоков 8 - 8 ( нулевые . сигналы, что разрешает прохождение 25 гахтовых импульсов на вход элемента И 9.о Импульсы с выхода последнего поступают через элемент ИЛИ 5 на соответствующие входы элементов 11-j.p.i

дения всех блоков 8, подсчета единиц в состояние, при котором в их счетчики записан код числа m .-1, при этом на первых выходах всех блоков 8 оказываются единичные сигналы, что вызы вает единичный сигнал на выходе элемента И 6, являющемся выходом 17 конца контроля устройства. Результат (код числа единиц входного кода) снимается с выходов 16 счетчика 7

Функционирование устройства в режи ме подсчета количества единиц двоичного кода по модулю К осуществляется в том же порядке, как описано. Ра ница заключается в том, что с входов 15 в исходном состоянии в счетчик 7 записывается код числа P-I

(прн +

2; (гат1))пюак,г

а в счетчики блоков 8{

к 11

1р г

а также на соответствующие

30

входы элементов 11, и llp-i-h-n, проходя через элемент ИЛИ 13, на суммирующий вход блока 8, к содержимому которого при этом прибавляется единица. Работа продолжается таким образом ,с

- о 33 7 содержимого блоков 8 подсчета еди- до появления в счетчике блока 8 кодам м

подсчета еди ниц в исходном состоянии записывается код числа

С; (np+|4l)modK.

В процессе функционирования подсчет числа импульсов, поступающих на входы счетчика 7 и блоков подсчета единиц, осуществляется по модулю К. В остальном порядок функционирования сохраняется.

Возможен несколько иной порядок функционирования предлагаемого устрой

ства, когда при пересчете в счетчик

числа FU-1 При этом на его втором и третьем выходах имеются нулевые сигналы, а на первом - единичный.В течение всего времени работы блока 8 jQ подсчета единиц он единичным сигналом яа своем третьем выходе запрещает прохождение тактовых импульсов на выходы элементов И 9,м 9 р.,. .

Пока происходит процесс пересчета 45 содержимого блоков подсчета единиц в обеих группах, тактовые импульсы проводят на оба элемента 11 ID. и 11 2р и на их выходах импульсы не формируют- . ся„ Далее в зависимости от того, ка-CQ кая из подгрупп блоков 8 первой возвращается в состояние, при котором в их счетчики записан код числа т.-1, а тактовые импульсы проходят на выход

ниц производится обнуление счетчиков этих блоков, а не приведение в состоя ние, когда в счетчик блока 8; записан код числ raj-1. При этом несколько из меняется выполнение блока 8 j . в него вводится дополнительный элемент И, соединяемый прямым входом с выходом второго порогового блока инверсным входом с выходом первого элемента И, причем выбирается для первого порогового блока ., а для второго А m ,-.

2 Выход первого элемента И является п-рвым- выходом блока 8 подсчета единиц, выход второго элемента И - его вторым выходом, а выход первого порогового блока - третьим выходом. Перлибо первого, либо второго из указан-,, вый элемент И блока подсчета единиц

ных элементов И 11, при этом они поступают на суммирующий или вычитающий входы счетчика 7 соответственно. Работа происходит таким образом до привесоединяется входами с инверсными выходами разрядов счетчика блока 8,фиксируя нахождение счетчика блока 8 в нулевом состоянии.

дения всех блоков 8, подсчета единиц в состояние, при котором в их счетчики записан код числа m .-1, при этом на первых выходах всех блоков 8 оказываются единичные сигналы, что вызывает единичный сигнал на выходе элемента И 6, являющемся выходом 17 конца контроля устройства. Результат (код числа единиц входного кода) снимается с выходов 16 счетчика 7

Функционирование устройства в режиме подсчета количества единиц двоичного кода по модулю К осуществляется в том же порядке, как описано. Разница заключается в том, что с входов 15 в исходном состоянии в счетчик 7 записывается код числа P-I

Q 5

(прн +

2; (гат1))пюак,г

а в счетчики блоков 8{

0

,с

подсчета единиц в исходном состоянии записывается код числа

С; (np+|4l)modK.

В процессе функционирования подсчет числа импульсов, поступающих на входы счетчика 7 и блоков подсчета единиц, осуществляется по модулю К. В остальном порядок функционирования сохраняется.

Возможен несколько иной порядок функционирования предлагаемого устрой

ства, когда при пересчете в счетчик

7 содержимого блоков 8 подсчета еди- м м

ниц производится обнуление счетчиков этих блоков, а не приведение в состояние, когда в счетчик блока 8; записан код числ raj-1. При этом несколько изменяется выполнение блока 8 j . в него вводится дополнительный элемент И, соединяемый прямым входом с выходом второго порогового блока инверсным входом с выходом первого элемента И, причем выбирается для первого порогового блока ., а для второго А m ,-.

2 Выход первого элемента И является п-рвым- выходом блока 8 подсчета единиц, выход второго элемента И - его вторым выходом, а выход первого порогового блока - третьим выходом. Персоединяется входами с инверсными выходами разрядов счетчика блока 8,фиксируя нахождение счетчика блока 8 в нулевом состоянии.

Процесс функционирования устройства происходит в порядке, аналогичном описанному. Разница заключается в том, что если по окончании работы многоканального преобразователя 2 в счетчик блока 8,- оказывается записан код числа q m;, то пересчет его содержимого осуществляется путем последовательного вычитания единиц из счет счетчика в блоке 8. до его обнуле-. ния. Если q пь, то пересчет осуществляется последовательным прибавлением единиц к содержимому счетчика в блоке 8 до его переполнения и об- нуления, причем CpF(n p+i)modK. Формула изобретения

Устройство для подсчета числа единиц двоичного кида содержащее многоканал ьный преобразователь параллельного кода в - последовательности им- пульсов, 2р групп информационных входов которого являются соответствующими информационными входами устройства, счетчик импульсов, выходы которого являются информационными выходами устройства, первый - (р-1)-й блоки подсчета единиц, первые выходы которых соединены с соответствующими входами элемента И, выход которого является контрольным выходом устройства, второй выход i-ro блока подсчета единиц (, р-1) подключен к первому прямому входу i-га элемента И первой труппы, выход которого Соединен с i-м входом первого элемента ИЛИ и первым входом 1-го элемента ИЛИ первой группы, выход которого подключен к первому счетному входу 1-го блока подсчета единиц, третий выход которого соединен с первым прямым входом 1-го элемента И второй группы, выход которого подключен к i-му входу второго элемента ИЛИ, генератор тактовых импульсов, выход которого соединен с вторыми прямыми входами всех элементов И первой и второй групп и тактовым входом многоканального преобразователя параллельного кода в последовательности импульсов, выход окончания работы которого подключен к входу тригге

,- j,

20

30

25

35

40

5

0

ра, выход которого соединен с третьими прямыми входами всех элементов И первой и второй групп и р-м входом элемента И, первый информационный выход многоканального преобразователя - параллельного кода в последовательное- ти импульсов подключен к р-му входу первого элемента ИЛИ, отличающееся тем, что, с целью повышения быстродействия, в устройство введены третья группа элементов И и вторая группа элементов ИЛИ, первый и выход 1-го элемента ИЛИ второй гр. пы подключены соответственно к вых. 1-го элемента И второй группы и второму счетному входу 1-го блока подсчет единиц, установочные входы которого являются i-ми установочными входами устройства, 1-е инверсные входы j-x элементов И (i j р) первой и второй групп подключены соответственно к вг рым и третьим выходам 1-го блока под счета единиц, (1+1)-й информационна выход многоканального преобразоватгг параллельного кода в последовательч- ти импульсов соединен с прямым входа i1-го и инверсным входом (p+i-1)-го элементов И третьей группы, выходы которых подключены к вторым входам 1-х элементов ИЛИ соответственно первой и второй групп, (р+1)-й информационный выход многоканального преобразователя параллельного кода в последовательности импульсов соединен с р-м входом второго элемента ИЛИ, (р+1+1)-й информационный выход многоканального преобразователя параллельного кода в последовательности импульсов подключен к инверсному входу i-ro и прямому входу (p+i-1)-ro элементов И третьей группы, выходы первого и второго эль- ментов ИЛИ подключены соответствен, к прямому входу (2р-1)-го и инверсно - му входу 2р-го элементов И третьей- группы и к инверсному входу (2р-1)-го и прямому входу 2р-го элементов И третьей группы, выходы которых соединены соответственно с первым и вторым счетными входами счетчика импульсов, установочные входы которого являются р-ми установочными входами устройства.

vte ,«

v/ {из V/ tC

Изобретение относится к вычислительной технике. Его использование в системах обработки и передачи цифровой информации позволяет повысить быстродействие. Устройство содержит генератор тактовых импульсов, многоканальный преобразователь параллельного кода в последовательности импульсов, триггер, два элемента ИЛИ, элемент И, счетчик импульсов, блоки подсчета единиц, две группы элементов И, группу элементов ИЛИ. Благодаря введению группы элементов И и группы элементов ИЛИ в устройстве обеспечивается более быстрый, чем в прототипе, подсчет как числа единиц входного кода, так и того же числа по модулю К. 1 ил.