Устройство для формирования импульсных последовательностей Советский патент 1986 года по МПК H03K3/64 

1

Изобретение относится к импульсной технике и может быть использовано при синтезе различных цифровых устройств.

Цель изобретения - расширение функциональных возможностей устройства путем обеспечения формирования не одной, а нескольких синхронных импульсных последовател.ьностей с программируемыми временными интервалами, сдвинутыми относительно друг друга на время, кратное периоду тактовой частоты, обеспечения формирования длительности импульсов в каждой последовательности, а также обеспечения деления частоты следования импульсов при сокращении аппаратурных затрат.

На фиг. 1 представлена функциональная схема устройства для формирования импульсных последовательностей; на фиг. 2 - блок управления.

Устройство содержит (фиг. 1) генератор 1 тактовых импульсов, счетчик 2 импульсов, блок 3 памяти, входы которого соединены с выходами счетчика 2, п -разрядный регистр 4, информационные входы которого соединены с выходами блока 3, а вход синхронизации через инверторы 5 соединен с выходом генератора 1 тактовых- импульсов, элемент И 6, первьш вход которого соединен с выходом генератора 1, а выход - со счетньпу входом счетчика 2, блок 7 управления, первый выход которого соединен со вторым входом элемента И 6, вторые выходы - с информационными входами счетчика 2, третий выход - со входом обнуления счетчика 2, четвертые выходы - со входами записи логической 1 блока 3, пятый выход - со входом записи логического О блока 3, первьм вход - с выходом переполнения счет- .чика 2, вторые входы - с выходами разрядов регистра 4.

Блок управления 7 (фиг.2) содержит два блока переключателей 8 и 9, переключатели 10 и 11, элементы И 12 и 13, элементы ИЛИ 14-16,1)-триггер 17, и при этом входы блока переключателей 8 соединены с шиной постоянного напряжения (5 В), входы блока переключателей 9 и переключателя 10 объединены и соединены с первым выходом (выходом Запись) блока пере- :ключателей 8 и первым входом элемента ИЛИ 14, выход которого соединен

249912

со входом обнуления триггера 17, выход которого является первым выходом блока управления, а вход синхронизации соединен с выходом элемента ИЛИ 5 15, а информационньй вход - с шиной постоянного напряжения (+5 В). Выходы блока переключателей 9 являются вторыми выходами блока управления 7. Выходы переключателя 10 являются

четвертыми .выходами блока управления 7, второй выход (выход Останов) блока переключателей 8 соединен со вторым входом элемента ИЛИ 14 и первым входом элемента ИЛИ 16, вькод

5 которого является третьим выходом блока управления, третий вькод (выход Обнуление блока 3) блока переключателей 8 соединен с первььм входом элемента И 12, первым входом

20 элемента ИЛИ 15 и является пятым выходом блока управления 7, второй вход элемента И 12 является первым входом блока управления 7, а выход соединен с третьим входом элемента ИЛИ 14.Чет25 вертьш выход (выход Формирование) блока переключателей 8 соединен со вторым входом элемента ИЛИ 15, пятьш выход (выход Деление частоты) блока переключателей 8 соединен с треть30 им входом элемента ИЛИ 15 и первым входом элемента И 13, вькод которого соединен со вторым входом элемента ИЛИ 16, второй вход элемента И 13 соединен с выходом переключателя 11,

35 входы которого являются вторыми входами блока управления.

Устройство для формирования импульсных последовательностей работа- ет следующим образом.

40 Устройство работает в следующих ражимах: Останов, Обнуление блока 3, Запись, Формирование, Деление частоты. Установка режимов осуществляется включением соответст45 вующих переключателей блока 8 в блоке 7 управления.

Реж1-1м Останов обеспечивает установку устройства в исходное состояние и прекращение формирования импульсных последовательностей. В этом режиме по шине 18 напряжение 5 В поступает через элемент ИЛИ 16 на вход .обнуления счетчика 2 и через элемент ИЛИ 14 устанавливает триггер 17 в 55 состояние О.

Режим Обнуление блока 3 обеспечивает с целью сокращения объема записываемой в блок 3 информации авто50

3

матическую запись О во все ячейки блока 3. При включении режима напряжение 5 В по шине 18 открывает элемент И 12, поступает на вход записи О всех разрядов блока 3 и через элемент ИЛИ 15 на С -вход триггера 17. В момент появления этого напряжения триггер 17 устанавливается в состояние 1. Напряжение логической 1 с выхода триггера 17 открывает элемент И 6, через который сигналы тактовой частоты поступают на счетчик 2, предварительно установленньш в режиме Останов в нулевое состояние. После перебора всех состояний счетчика 2 все ячейки памяти блока 3 устанавливаются в состояние логического О, на выходе Переполнение счетчика 2 появляется импульсный сигнал, который через открытьй элемент И 12 и элемент ИЛИ 14 поступает на R-вход триггера 17 и устанавливает его в нулевое состояние, элемент И 6 закрывается и счет импульсов прекращается.

Режим Запись обеспечивает последовательную запись 1 во все необходимые ячейки блока 3. В этом режиме с выхода Запись переключателя напряжения 5 В по шине 18 поступает на входы блока переключателей 9 и вход переключателя 10 и через элемент ИЛИ 14 - наR-вход триггера 17 и обнуляет его, тем самым обеспечивая запирание элемента И 6 и прекращение работы счетчика 2.

Для записи 1 переключателями блока 9 устанавливается код адреса выбранной ячейки и напряжение 5 В по шине 18 подается на соответствующие информационные входы счетчика 2, устанавливая его в состояние, соответствующее выбранному номеру ячейки памяти. Переключателем 10 выбирается разряд блока 3, в который нужно записать 1. При этом напряжение 5 В с соответствующего выхода переключателя 10 подается на вход записи 1 выбранного разряда блока 3.

Режим Формирование обеспечивает формирование импульсных последовательностей. В момент включения режима триггер 17 через элемент ШШ 15 устанавливается в состояние 1 и открывает элемент И 6, через который импульсы тактовой частоты посту пают на вход +1 счетчика 2. В про24991

цессе счета импульсов двоичный код с выхода счет.чика обеспечивает пеое- бор адресов блока 3 и считывание из него записанной информации. При этом 5 на выходе каждого разряда блока 3 формируется импульсная последовательность с временными интервалами между импульсами, определяемыми номерами ячеек, в которых в данном 10 разряде бьта записана 1. Номера ячеек памяти, в которые должна запи- сьшаться логическая 1 для получения заданного интервала, расчитываются по формуле 15.N N,

-f

где N - номер ячейки,определякмций конец заданного интервала; N - номер ячейки, определяющий начало заданного интервала; t - интервал времени; Т - период .частоты. При записи соответствующей информации в различные разряды блока 3, на выходе его будут сформированы ti последовательностей, сдвинутых друг относительно друга на время, кратное тактовой частоте.

При записи логической 1 в соседние ячейки памяти блока 3 обеспечивается формирование длительности импульсов, кратной периоду тактовой частоты. С выходов Q«-Qц блока 3 импульсные последовательности поступают на соответствукш е информационные входы D, -Р регистра 4. При наличии импульса на информационном входе соответствующий триггер регистра 4 устанавливается в положение 1 фронтом импульса, поступающего на вход синхронизации от генератора 1 через инвертор 5. Этот импульс сдвинут на половину периода

1«актовой частоты относительно сигнала, поступающего на информационньй вход триггера, что обеспечивает надежную запись информации в регистр 4. При отсутствии импульса на информационном входе, соответствующий триггер устанавливается в положение О.

Таким образом, обеспечивается высокая точность формирования времен- ных интервалов и длительности импульсов на выходе устройства и обеспеивается отсутствие провалов в имульсах, которые могут появиться на

выходе блока 3 при считывании соседних ячеек.

Режим Деление частоты обеспечивает деление частоты следования тактовых импульсов в целое число раз. В этом режиме выход одного из разрядов регистра 4 соединяется через переключатель 11, элемент И 13 и элемент ИЛИ 16 с входом обнуления счетчика 2. Триггер 17 при появлении на выходе переключателя блока 8 напря- }кения 5 В устанавливается в .положение 1 и открывает элемент И 6 для , пропускания импульсов тактовой частоты на счетчик 2.

Коэффициент деления частоты определяется номером ячейки, в которую в режиме Запись записана логическая 1. Так, например, при делении на 4 1 должна быть записана в 4 ячейку. После считывания выбранной ячейки памяти импульс с выхода регистра 4 поступает на вход обнуления счетчика 2 и устанавливает его в нулевое состояние. Далее процесс деления повторяется.

Формула изобретения

1. Устройство для формирования импульсных последовательностей, со-, держащее генератор тактовых импульсов, счетчик импульсов и блок памяти, входы которого соединены с выходами счетчика импульсов, отличающееся тем, что, с целью распш;- рения функциональных возможностей, в него введены и -разрядный регистр, элемент И, инвертор и блок управления, информационные входы П -разрядного регистра соединены с выходами блока памяти, а вход синхронизации через инвертор - с выходом генератора тактовых импульсов и первым вхописи логического О блока памяти, перзьй вход блока управления соединен с выходом переполнения счетчика импульсов, а вторые входы - с выхо- 5 разрядов и -разрядного регистра.

2. Устройство по П.1, отличающееся тем, что блок зшрав- ления содержит два блока переключате10 лей, два переключателя, два элемента И, три элемента ИЖ и D -триггер, причем входы первого блока переключателей соединены с шиной постоянного напряжения, входы второго блока

15 переключателей и первого переключателя объединены и соединены с первым выходом первого блока переключателей и первым входом первого элемента ИЖ, выход которого соединен с входом обнуления D -триггера, выход которого

20

является первым выходом блока управления, вход синхронизации

D триггера соединен с выходом второго элемента ИЛИ, а информационньш вход - с

25 шиной постоянного напряжения, выходы второго блока переключателей являются вторыми выходами блока управления, а выходы первого переключателя - четвертыми выходами блока управления,

30 второй вькод первого блока переключателей соединен с вторым входом первого элемента ИЛИ и первым входом . третьего элемента ИЛИ, выход которого является третьим выходом блока

22 управления, третий выход первого блока переключателей соединен с первым входом первого элемента И, первым входом второго элемента ИЛИ и является пятым: выходом блока управления,

4Q второй вход первого элемента И является первым входом блока управления, а выход первого элемента И соединен с третьим входом первого элемента ИЛИ, четвертьм выход первого блока

дом элемента И, выход которого соеди- переключателей соединен с вторым

иен со счетным входом счетчика импульсов, первый выход блока управления соединен с вторым входом элемента И, вторые выходы - с соответствующи(1и информационными входами счетчи- Q элемента И, выход которого соединен

ка импульсов, третий выход блока управления - с входом обнуления счетчика импульсов, четвертые вькоды - с входами записи логической 1 блока памяти, а пятый выход - с входом за55

с вторым входом третьего элемента ШШ, второй вход второго элемента И соединен с выходом второго переключателя, входы которого являются вторыми входами блока управления.

является первым выходом блока управления, вход синхронизации

D триггевходом второго элемента ИЛИ., пятый выход первого блока переключателей соединен с третьим входом второго элемента ИЛИ и первым входом второго

с вторым входом третьего элемента ШШ, второй вход второго элемента И соединен с выходом второго переключателя, входы которого являются вторыми входами блока управления.

Кбл.2

К$лЛ

Фиг. г

Составитель Р.Матвеева Редактор И.Сегляник Техред 0 Сопко

Заказ 1964/58 Тираж 816Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4

Корректор М.Демчик

Изобретение относится к импульсной технике и может быть использовано при синтезе различных цифровых устройств. Цель изобретения - расширение функциональных возможностей путем формирования не одной, а нескольких синхронных импульсных последовательностей с программируемыми временными интервалами, сдвинутыми один относительно другого на время, кратное периоду тактовой частоты, обеспечения формирования длительно ти и шульсов в каждой последовательности, а также деления частоты следования импульсов при сохранении аппаратурных затрат. Устройство содержит генератор 1 тактовых импульсов, счетчик 2 импульсов, блок 3 памяти, N-разрядный регистр 4, инвертор 5, логический элемент И 6, блок управления 7. Функциональная схема блока управления приводится в описании изобретения. 1 з.п. ф-лы.2 ил. § (Л ГС tc 4 СО со