Устройство для формирования импульсных последовательностей Советский патент 1991 года по МПК H03K3/64 

И

г.:

Изобрртенис может hi и, .icruni. чч. i,io в устройствах агзтоматики, импульсной ЯМР-спектроскопии. Целью изоСрш щ. ч является расширение функциональных можностей за сче формирования з/1ичНЫХ ИМПуЛ1,СПЫХ ПОСЛ- Щ J гелЬНОГЛЦ, Г 5

о ю о- со

:J ,ГО

широким диапазоном длительностей им пультов и mv г меболмрпм обкоме npcj г рлммируемои нам чти Vc ponciPO для формирования импхльсних по ледовап ль t м 0(4 1 J opMnftocare Л1 времен них пь к о в к от ори и об разу-а г счетчик ii 1 и in /л if on Ол MI j Ч п ш п , элемеп i ч И U i I G 8игримф17 i oof HI роосШЛ1 ими / 11,1. OB LI my HOI i до j mn ног i f ч i iidpi 1 ofjprMV IOT i i- г ч I

ПМПуЛКОЬ fI 1 П 1М IH I (1ЛОК IfiOOH,

I I Л Ь, - iPhllL f ГЦ Itil 1C Ч - Mtl HI HI I 1l- t И MO i- I ()bl l ИС IH Ml i I ) I v рОИСШ (A oUTu 1c IllKll P ипПуЛ|. I IIOLi Я| wl Г H KTpr k( l Г

i (,( ihiu i (i i i 11 i чплче . i p i u - lUie J ,мк inoH и i LOTMO HI f и ( с i il j( -11, p i urn ( IHOI ч но i

1 - 1 ИИ

I i 1 MI г ( f П if РГ- т г i

I id I r Ч 1 )M 1 I MllpO He I Ч И lil I1I i 0

f HI ; n IT il H r H 1 Hi In II i f Ж Г (Hi CjluKd , rip Ih/IOi 1

r ТГОИо СОДЧЛ И1 1фЫ 1|Г Hlf I OP 1 ТЗК ГО И ИМП.М ( ОП Ut 1 1, K 1 (Я О гм ДИНПН Г ni:ipt i 1Ь ОДОМ Э IfMf И Ir) I Р ОД

i оторого сь иной со сиб1иым д, i op noro счртчикг) J импупьсов и с п OF м о дом -энсмены И ПИ л выхс н г рс TJ с ie 4 жт 3 и ими i L ) HLI 1 i i r mn rie ряс го С not ч на тяти b RI i од i с о рог о i с ед.шен с вторыг1 вхсяом элемент1 11П 1 Л РЫ/СОД neot пол i ия счетчиь а Т ГОРДИНПП о первчг- входом эпемснга HI PI счот и

ПЧС ЛОМ СЧОГ til I d 7 И П/ ПУОД 1 П Г1М

таИПИ13 нтор i в пдсоторогогорщ нет и f дом блока 9 памяти адр с HI r в г и которого соединены с пч одамч ичстчиь i выходы лемептоз И ПИ 4ц 8 об, едини нп по схеме MOH Ovilv Л соедшечь о

C46THMV С ( О l l П,Ы КО10

рого соединен и с тдрьсш IMO лод m u Ю а 1 1 памяти и г псрвнм входами ци)ю очз

КСМПс1рЗТОрГ1 2 ВТОР 1C ОДо1 tQiOputOCO

единены с пыходоми блокаТ чамяти вилэд цифрового компоратора 12 соединен f ni

ЧИТАЮЩИМ ВХОДОМ СЧРТЧИКО И I

DXOT.OM пементсТ ИЛИ 1Ь ганод которого соединен с DVOIOM этписи г ет жч О пм- ход1-1 Г1 iOi i И памчти япгчютсл ir/n устройства и соедииени с вторигч ,Атг И блока 16 обнуления выход которое соедп нен с сходами обнуления счет «ико з 3 и 7 и входом установки трипера 17 см/oq которого соединен с входом кристалла блока 5 памяти в/од обнуления трип РОЯ 17

ления Кроме того устройство ге- нераюр 1 импульсов элемент И 2 цифровой компаратор i Ппок 13 памяти счетчик 1 1 циклов члимии ИЛИ 1 j и блок 18 упряв- л имя Введение в у трот тво догюлнитегь- i 1 ччот шкоп блоюв памяти элементов I ЛИ цифрового комгпратора блока обну- л ни i no «но/шло я сдавать длин, льности им г ,m(on и i ту не мииюм ячеек памяти а адррсзми тд i ны i u uo сократило c6t ем про; раммир/смои п IMP-HI ил

с ед тин н г ш кодом j IPMPHTC) Iх1 ПП Р вго

РОИ ВХОД КО Ор )Ю ГО ИНОНН| IM ВЫ С

дом Ьюка Id ,1) i ( к н.1ч I IP | о L ui BI i од бло1 пртгипния i u i e i г в i прим ехо дог-i И i| in пчходи блока уп- ртиления HI ui i-н | прмац опт ми п(.д inn r4i i u 01 h i i 1 iur-яти чет i cp г in i 11 од с f i un i ) i i ми и одс ми с ч т OP 7 l i j н 4i i i f пi с входаМИ г 1 |М Р t ЮЬ В 9 I 1 ПЭМЯ

тп нес той u i/o t /i о ( т , п (Jf ч л е н и я со Д1 и- i с вход 1г-и ; и n/i юкон 5 9 11

Пс1МЯ1И СРДЬ 1011 u J/ г П П ЧМ ВХОДОМ

Ьлон т 1В об i РН -я i ( i м 1м lit /од с вхо

дами запис к гч IK м

7 И и/ ока 1 i

SMITH и п р чм i r im ИЛИ 1 i л в п чи ш i /од f л( t э уп н ленич сое дине i i лпдпм et i уп щп ч i i -ка 10 пер рч 1 1з г г i юк i HI im пня соединен с

°Н Ч) П0| ОМ 1 Г К 1C l U/ ИГ , ПЬСО 1 Т ПТО- рСП1 . Ш 5Д М ( П I r i 1 1

Ь ток 1В упрт (ни (| i r j содержит г г- нгИ19 n i iHLxr v i орпго ярлпег- i n Oji м лолом D ч j /г 1«/1ения а вто рг i i х.о,, ( см д 1нем с инвертирующим чсдом одчовииг dii | i 2 KOinpi и imq етст вто| i 1 вых( r) , лр :1пления и с

ПГОВЧГ ЭПи СН с I1fll1 91 ПГОрО 1

«од коюоого cocv i ч „и i пеиекпючатепем 29 т,знн ix вь /одь и мены И 1е и лемен- TI ИЛ I 21 обг 01 Tippinu и шесггч я А.ОДЫ б юка ynpjr о IMF с отвотсгвепно U/IOK унрлзле и я та ж1 одповиб птоо 23 Hiu лртп jy о 1,и.1 и и шертирую ui и вчходч i оторогс qiv iHJiCi i сдьмчгл и дпцрг if г иод if H б нча г равленич соот- ьстсгв нно а ч/од ь%одоя Пуск Олока унраплеш ч нсинг.рршруюцни выход одно ч брагорт 23 ординс-i1 с стетным входом rpirrrjpa/4 пчход которого вляется треть им выходом бло л упровлснир uvofl I rp ir iepa 24 подключен к лоч чсскои 1 а вход обнуления соединен с выуздом олемен1Э И 25 прр.ыи вход чотогогп является вторым входом блоьр упразлечи s первые чходн

элементов И 26 соединены с блоком переключателей 27, первые входы которого подключены к логической 1, а вторые входы заземлены, вторые входы элемента И 25 и элементов И 26 соединены с инвертирующим выходом одновибратора 20, вход которого является входом Готов блока, управления, содержащего также блоки переключателей 28 и 29, выходы которых образуют первые и восьмые выходы блока управления соответственно, первые входы блоков переключателей 28 и 29 подключены к логической 1, а вторые входы заземлены,

Устройство работает следующим образом.

Устройство работает в режимах Подготовка, Программирование, Формирование.

Режим Подготовка используется для предварительной записи 1 в блоки 5, 9, 11 памяти. По сигналу с внешнего устройства, подаваемого на вход Готов блока 18 управления, одновибратор 20 вырабатывает импульс, который разрешает прохождение тактовой частоты через элемент И 19 на вычитающие входы счетчиков 3, 7, 10, при этом происходит последовательная смена адресов ячеек блоков 5, 9, 11 памяти. На выходе элемента ИЛИ 21 блока управления устанавливается логическая единица, которая подается на входы данных блоков 5. 9, 11 памяти. Одновременно одновибратором 20 блока управления запрещается обнуление триггера 17 импульсами переполнения счетчика 3. С инвертирующего выхода одно- вибратора 20 импульс подается на вторые входы элемента И 25 и элементов И 26. Логический О на выходе элемента 11 25 устанавливает триггер 24 в нулевое состояние и запрещает прохождение тактовой частоты через элемент И 2. Логический О на выходах элементов И 26 подается на входы записи-считывания блоков 5, 9, 11 памяти, происходит запись 1 во все ячейки блоков памяти. Длительность импульса одновибратора 20 должна быть достаточна для записи 1 во все ячейки блокоо памяти, большей по объему.

Режим Программирование предназначен для записи О в выбранные ячейки блоков 5, 9, 11 памяти,записи адреса конца цикла в блок 13 памяти и числа повторений выбранного участка последовательности в счетчик 1.4. Выбор программируемого блока памяти и запись кодов в блок 13 памяти и счетчик 14 осуществляется с помощью блока 29 переключателей, адрес ячейки памяти блоков 5, 9, 11 памяти, адрес конца цикла, адрес начала цикла и число циклов задаются с помощью блока 28 переключателей, а

запись 1 или О в ячейку памяти блоков 5, 9, 11 памяти осуществляется с помощью блока 27 переключателей.

Для записи информации в блок 13 памяти и адреса ячейки памяти одного из блоков 5, 9, 11 памяти в счетчике 3, 7, 10 необходимый код устанавливается блоком 28 переключателей. Сигнал записи (логический О) блока 18 управления поступает на вход за0 писи выбранного счетчика или блока 13 памяти. Для записи О в ячейку одного из блоков 5, 9, 11 памяти с помощью переключателя 22 на входы данных блоков памяти подается О, а сигнал записи (логический

5 О) блока управления поступает на вход записи выбранного блока памяти. Адрес начала цикла устанавливается в последнюю очередь с помощью блока 28 переключателей,

0В режиме Формирование устройство

генерирует импульсные последовательности. Это обеспечивается таким образом, что по сигналу с внешнего устройства, подаваемому на вход Пуск блока 18 управления,

5 одновибратор 23 генерирует короткий импульс, который поступает на счетный вход триггера 24 и на вход обнуления счетчика 10. На выходе триггера 24 устанавливается 1, которая подается на вход элемента И 2, раз0 решая прохождение через него тактовой частоты. С инвертирующего выхода одновибратора 23 сигнал пуска поступает на первый вход вблока 16обнуления, сигнал с выхода которого обнуляет счетчики 3 и 7 и

5 устанавливает триггер 17 в единичное со- стояниа, Таким образом, по сигналу пуска происходит обнуление счетчиков 3, 7, 10 и разрешается прохождение тактовой частоты на счетный вход счетчика 3. Счетчики 3,

0 7, блоки 5, 9 памяти, элементы ИЛИ 4, 6, 8 и триггер 17 образуют управляемый формирователь временных интервалов, а счетчик 10, блок 11 памяти и блок 16 обнуления образуют формирователь импульсов и пауз.

5 При работе в режиме Формирование счетчики 3 и 7 последовательно опрашивают ячейки памяти блоков 5 и 9. На выходе этих блоков памяти вырабатываются отрицательные импульсы длительностью, рав0 ной периоду тактовой частоты, через промежутки времени (от сигнала пуска), равные Nil, где N, - номера ячеек памяти, в которых в режиме Программирование записан логический Т - период тактовой

5 частоты, Сигнал с выхода блока 5 памяти суммируется с тчктовой частотой элементом ИЛИ 4, а сигнал с блока 9 памяти суммируется с импульсами переполнения счетчика 3 элементом ИЛИ 8. Этим достигается возможность получения на выходе элементов

ИЛИ 4 и 8, объединенных по схеме МОНТАЖНОЕ И, двух импульсов при записи логического О в соседние ячейки памяти, а также ввиду задержки сигналов с выхода блоков памяти по сравнению с сигналами тактовой частоты и импульсов переполнения исключается возможность появления ложных импульсов, вызванных сменой ад ресов, на выходе элементов ИЛИ 4 и 8, Сигнал переполнения с выхода счетчика 3 переводит триггер 17 в нулевое состояние Логический О поступает на вход блока 5 памяти и переводит его в режим хранения. Этим достигается однократное появление импульсов на выходе блока 5 памяти при многократном переборе адресов при выборе содержимого блока 9 памяти. Триггер 17 устанавливается в единичное состояние сигналом обнуленич с Блока 16 обнуления

Импульсы с выхода управляемого формирователя временных интервалов поступают на счетный вход счетчика 10, состояние которого определяет адрес ячеек N-разрядного блока памяти 11 Записанные в различные разряды блока 11 памяти логические О определяют виды последовательности, генерируемые устройством. Блок 16 обнуления вырабатывает импульсы обнуления счетчиков 3 и 7 по переднему и заднему фронтам импульсов последовательности При совпадении адреса, вырабатываемого счетчиком 10, с адресом, записанным в блок 13 памяти, цифровой компаратор 12 вырабатывает импульс, который уменьшает содержание счетчика цикла на единицу и производит запись адреса начала цикла в счетчик 10. Записываемый адрес установлен блоком переключателей 28. При повторении участка последовательности N раз счетчик 14 вырабатывает импульс, который подается на второй вход элемента И 25, выход которого подключен к входу обнуления триггера 24. Триггер 24 переводится в нулевое состояние. Логический О запрещает прохождение тактовой частоты на вход счетчика 3 через элемент И 2

Блок обнуления может быть выполнен на одновибраторах, срабатывающих от фронтов и спадов импульсов последовательностей, выходы которых объединены многовходовым элементом И-НЕ Таким образом, функциональные возможности предлагаемого устройства расширены за счет возможности формирования одновременно не одной, а нескольких различных последовательностей, число которых определяется разрядностью используемых кристаллов в блоке 11 памяти и практически не ограничено, и за счет возможности циклического повторения участка импульсной

последовательности несколько раз, причем количество повторов определяется разрядностью одного счетчика и также не ограничено. Кроме того, в предлагаемом

устройстве осуществляется сокращение объема записи инфоомации в блоки памяти за счет того, что в нем длительности импульсов и пауз задаются адресами (номерами) ячеек блока памяти, в которые записывается информация (лог. О или 1) с помощью введенных блоков и связей между ними.

Формула изобретения Устройство для формирования импульсных последовательностей, содержащее генератор тактовых импульсов, первый счетчик импульсов, первый блок памяти, блок управления и элемент И, первый вход которого соединен с выходом генератора

тактовых импульсов, а второй вход - с первым выходом блока управления, выход элемента И соединен со счетным входом первого счетчика импульсов, выходы которого соединены с адресными входами первого блока памяти, отличающееся тем, что, с целью расширения функциональных возможностей, в него введены второй, третий, четвертый счетчики импульсов, второй, третий, четвертый блоки памяти первой,

второй, третий, четвертый элементы ИЛИ, цифровой компаратор, триггер и блок обнуления, причем входы обнуления первого и второго счетчиков импульсов и вход установки триггера соединены с выходом блока

обнуления, выход переполнения первого счетчика импульсов соединен с первым входом первого элемента ИЛИ, выход которого через триггер соединен с входом Выбор кристалла первого блока памяти, первый

вход второго элемента ИЛИ соединен с выходом элемента И, а второй вход соединен с выходом первого блока памяти, счетный вход второго счетчика импульсов и первый вход третьего элемента ИЛИ соединены с

выходом переполнения первого счетчика импульсов, выходы второго счетчика импульсов соединены с адресными входами второго блока памяти, выход которого соединен с вторым входом третьего элемента

ИЛИ, выход которого объединен с выходом второго элемента ИЛИ и соединен с суммирующим входом третьего счетчика импульсов, выходы которого соединены с адресными входами третьего блока памяти

и с первыми входами цифрового компаратора, вторые входы которого соединены с выходами четвертого блока памяти, выход цифрового компараюра соединен с вычитающим входом четвертого счетчика импульсов, при этом второй выход блока

управления соединен с вторым входом первого элемента ИЛИ, третьи выходы блока управления соединены с информационными входами всех счетчиков импульсов и четвертого блока памяти, четвертый выход блока управления соединен с вычитающими входами первого, второго и третьего счетчиков импульсов, пятые выходы блока управления соединены с входами Запись- чтение первого, второго и третьего блоков памяти, шестой выход соединен с входами Данные первого, второго и третьего блоков памяти, седьмой выход соединен с первым входом блока обнуления, вторые входы которого соединены с выходами третьего

блока памяти, восьмые выходы блока управления соединены с входами записи первою второго и четвертого сметчиков импул четвертого блока памяти и с первым входом четвертого элемента ИЛИ, второй вход ко торого соединен с выходом цифрового компаратора а выход четвертого элемента ИЛИ соединен с входом записи третьего счетчика импульсов, девятый выход блока управления соединен с входом обнуления третьего счетчика импульсов первый вход блока управления соединен с выходом генератора тактовых импульсов, а второй вход соединен с выходом четвертого счетчика импуль сов