Устройство для подключения к магистрали Советский патент 1986 года по МПК G06F13/36 

Изобретение относится к вычислительной технике и может быть использовано при проектировании цифровых интегральных схем.

Цель изобретения - повышение быстродействия и надежности подключения к магистрали.

На фиг.1 представлена функциональная схема-устройства; на фиг,2 - временная диаграмма работы устройства; на фйг.З - электрическая схема двух элементов НЕ.

Устройство содержит элементы НЕ 1-4, триггер 5, элемент И-НЕ 6, элемент ИЛИ-НЕ 7, п-канальный МДП-тран- зистор 8, первьй р-канальный МДП- транзистор 9, второй р-канальньй МДП транзистор 10,. транзисторы 8-10 образуют формирователь уровня выходного сигнала, шину управления 11, информационную шину 12, выход 13 устройства.

На фиг.2 отмечены участки фронта 14 и 15. Устройство (фиг.З) также содержит п-канальный МДП-транзис- тор 16, р-канальный МДП-транзистор 17 элемента НЕ 2 и п-канальный ВДП-тран зистор 18, р-канальный МДП-транзистор 19 элемента НЕ 3.

Устройство работает следующим образом.

После включения питания на вход 12 поступает уровень логической 1, который возбуждает элемент НЕ 1,на выходе которого устанавливается уровень логического О, и.транзистор 8 закрывается. На вход 11 подается импульс, сбрасывающий триггер 5 и устанавливающий устройство в исходное состояние. При этом на выходе триггера 5 устанавливается уровень логического О. Возбуждаются элементы И-НЕ 6, ИЛИ-НЕ 7, НЕ 4, и транзистор закрывается. На выходе 13 формируется уровень логической 1 за счет постоянно включенного БЫСОКООМ- ного транзистора 10.

Вьщаче логического О соответствует поступление логического О на вхбд 12. При этом на выходе триггера 5 устанавливается логическая 1 Возбуждается элемент НЕ 1 и транзистор 8, которьй включается, и на выходе 13 формируется уровень логического О,а на выходе элементов НЕ 2 и 3 - уровень логической 1. После окончания вьщачи нуля на вход 12 поступает уровень логической 1,

На выходе элемента НЕ 1 и выходе элемента И-НЕ 6 формируется уровень, логического О. Транзистор 8 закрывается и на выходе 13 начинает формироваться уровень логической 1 за счет высокоомного транзистора 10 (фиг.2, участок фронта 14), Когда уровень логической 1 на выходе 13 достигает порога сбрасывания элемента НЕ 3,, на его выходе формируется уровень логического О, который поступает на вход элемента ИЛИ-НЕ 7. На выходе элемента ИЛИ-НЕ 7 формируется уровень логической 1. Возбуждается элемент НЕ 4, транзистор 9 открывается, и уровень логической на выходе 13 формируется активно (фиг.2I участок фронта 15). При достижении порога сбрасывания элемента НЕ 2, которьш выбран вьше, чем

у элемента НЕ 3,на его выходе устанавливается уровень логического О,триггер 5 переключается,и на его выходе формируется уровень логического О.

Возбуждаются элементы И-НЕ 6,

ИЛИ-НЕ 7 и транзистор 9 закрывается.

На выходе 13 поддерживается уровень,

логической 1 за счет постоянно

включенного высокоомного транзистора. Разница в порогах срабатывания элементов НЕ 2 и 3 достигается смещением переходных характеристик данных элементов за счет соотношения размеров р- и п-канальных МДП-транзисторов. Если на выходе 13 формируется уровень логического О каким-либо другим элементом,объединенным по выходу с данным, то транзистор 9 не включается в рассматриваемом

устройстве, так как триггер 5 сброшен и на его выходе поддерживается уровень логического О. При выдаче информации из параллельно включенных, объединенных по выходу 13 устройств,

участок фронта 14 (фиг.2) обеспечивает синхронизацию формирования активного фронта (из состояния логического О в состояние логической 1) тогда,, когда п-канальные МДП-транзисторы 8 всех устройств выключены, что существенно влияет на надежные характеристики и повьшгает быстродействие устройства в целом.

Формула изобре.тения

Устройство для подключения к магистрали,, содержащее первый и второй

J12

элементы HE, элемент И-НЕ, триггер и формирователь уровня вьпсодного сигнала, выход которого является выходом устройства, отличающее- с я тем, что, с целью повышения быстродействия и надежности подключения, в него введены элемент ИЛИ-НЕ, третий и четвертый элементы НЕ, причем первый вход сброса триггера является входом начальной установки устройства, а установочный вход триггера - информационным входом устройства и соединен с первым входом элемента И-НЕ и через первый элемент НЕ

с первым входом формирователя уровня выходного сигнала, нулевой выход триггера соединен с вторым входом элемента И-НЕ, выход которого соединен с первым входом элемента ИЛИ-НЕ, второй вход сброса триггера соединен с выходом второго элемента НЕ, вход которого и вход третьего элемента НЕ объединены и подключены к выходу устройства, выход третьего элемента НЕ подключен к второму входу элемента ИЛИ-НЕ,выход которогочерез четвертый элемент НЕ подключенк второму входу формирователя уровнявыходного сигнала

Устройство относится к вычислительной технике и может, быть использовано при проектировании цифровых интегральных схем. Цель изобретения- повышение быстродействия и надежности подключения к магистрали. Устройство содержит элементы НЕ, триггер, элемент И-НЕ, элемент ИЛИ-НЕ и формирователь уровня выходного сигнала, выполненный на МДП-транзисторах.З ил. to ND О) 4: С

Ф«г./

гзФиг,2

Фиг.З

Редактор О.Бугир

Составитель И.Хазова Техред Л.Олейник

Заказ 2136/50 . Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Корректор А.Зимокосов