Устройство для определения параметров динамического звена второго порядка Советский патент 1986 года по МПК G05B23/02 

Изобретение относится к устройствам контроля и может быть использовано в приборах и устройствах, предназначенных для идентификации элементов и объектов систем автоматического управления, например следя- iipix систем.

Цель изобретения - увеличение быстродействия определения параметров передаточной функции исследуемого объекта второго порядка при произвольном входном сигнале.

На фиг. 1 представлена структурная схема предлагаемого устройства для определения параметров динамического звена второго порядка на фиг.2- преобразователи входного и выходного сигналов; на фиг. 3 - делитель разностных сигналов; на фиг, 4 - блок управления; на фиг, 5 - блоки памяти на фиг. 6 - блок задержки на фиг,7 - реле времени; на фиг. 8 - блок деления.

Структурные схемы содержат исследуемый объект 1, первый переключатель 2, нормирующий блок 3, преобразователь 4 входного сигнала, преобразователь 5 выходного сигнала, первый делитель 6 разностных сигналов., второй делитель 7 разностных сигналов, блок 8 управления, блок 9 памяти для вычисления первого коэффициента, блок 10 памяти для вычисления второго коэс зфициента, усилители 11 и 12 постоянного тока, блок 13 вычитания, блок; 14 деления, блок 15 вычитания, источник 16 тестового напряжения, второй переключатель 17, блок 18 задержки сигнала, кнопка Сброс 19 с нормально замкнутыми контактами, кнопка Отсчет 20 с нормально разомкнутыми контактами, блок 21 формирования сигнала управления блоками памяти, реле 22 блокировки сигнала управления блоками памяти,фиксатор 23 нулевого уровня, дифференциатор 24, блок 25 вычитания, резистор 26, конденсатор 27, усилитель 28 постоянного тока, ,реле 29 управления блоками памяти, реле 30 времени, инвертор 31, схема 32 совпадения, транзистор 33, конденсатор 34, резистор 35, блок 36 умножения, усилители 37 и 38 постоянного тока, схема 39 сравнения реле 40, инвертор 41, блок 42 образования модуля, диодь 43 и 44.

В устройстве для определения параметров динамического звена второго

порядка в качестве исследуемого объекта 1 могут использоваться раз- устройства систем автоматического управления, у которых пере- функцию можно представить выражением:

К

+ а, р

+ 1

(1)

К таким устройствам можно, например, отнести следящие системы, замкнутые обратной связью по положению, усилители, различные фильтры. Устройство наиболее приспособлено для идентификации объектов, параметры которых могут во время эксперимента изменяться. При исследовании следя- 1ДИХ систем в качестве выходного сигнала используется сигнал, снимаемьм с датчика обратной связи, например, потенциометра.

Нормирующий блок 3 служит для определения статического коэффициента усиления К исследуемого объекта 1 и получения необходимого уровня выходного сигнала и представляет собой усилитель постоянного тока с переменным коэффициентов передачи, что достигается за счет изменения его входного сопротивления.

В качестве первого переключателя 2 могут использоваться любые контактные и бесконтактные переключатели, например реле

Преобр-азователи входного 4 и выходного 5 сигналов (фиг. 2) состоят из двух параллельно включенных фильтров с попарно одинаковыми постоянными времени, т.е. постоянная времени первого фильтра (выполненного на усилителе постоянного тока 11) преобразователя 4 входного сигнала равна постоянной времени первого фильтра преобразователя 5 выходного сигнала.

Постоянные времени фильтров определяются выражением

и выбираются так, чтобы их величины cyniecTBe.HHo различались, например

50

(ами значения Т определяются параметрами входного сигнала. В част- ности, при синусоидальном входном сигнале x(t) AsiniJt постоянная

времени первого фильтра Т . --.

ij.

Изменение постоянных времени фильтров осущеетвляется путем изменения сопротивления резистора R-.

Первьш 6 и второй 7 делители разностных сигналов (фиг, 3) идентичны по структуре и состоят из двух блоков 13 и 15 вычитания и блока 14 деления, первый и второй входы которого подключены к выходам блоков 13 и 15 вычитания соответственно. Первьш вход блока 13 вычитания подключе к первому входу блоков 6 и 7 деления разностных сигналов, второй вход которых подключен к вторым вхо

дам блоков 13 и 15 вычитания, а пер вый вход блока 15 вычитания подключен к третьему входу блоков 6 и 7, выход которых подключен к выходу блока 14 деления.

Бл ок 14 (фиг. 8) деления выполняет операцию деления двух знакопеременных напряжений в 4-х квадрантах и сохраняет работоспособность при прохождении делителя через ноль. Блок 14 деления содержит последовательно соединенные блоки 38, 36 и 37 выход которого является выходом блока 14, а также соединен с вторым входом блока 36 умножения, первый вход которого соединен .через схему 39 сравнения и диод с обмоткой реле 40. Вход блока 37 является первым входом (вход делимого), а также соединен с входом блока 42, выход которого через делитель напряжения, инвертор 41 и диод 43 соединен с нормально замкнутым контактом репе 40, а через диод 44 - с нормально замкнутым контактом реле 40. Общий контакт реле 40 через делитель напряжения соединен с входом блока 38 и вторым входом (входом делителя) блока 14. Схема 39 сравнения представляет собой обычный компаратор, вьтолненный на триггере Штшдта.

Блок 8 управления (фиг. 4) служит для управления процессом вычисления коэффициентов знаменателя передаточной функции исследуемого объекта 1 и статического коэффициента передачи. Блок 8 управления состоит из источника 16 тестового напряжения, второго переключателя 17, блока 18 задержки сигнала, двух кнопок, с нормально замкнутыми 19 (кнопка Сброс) и нормально разомкнутыми контактами

20(кнопка Отсчет), реле 22, блока

21формирования сигнала управления.

1231Д894

дифференциатора 24 и фиксатора 23

н10

,

15

20

25

30

35

40

45

50

55

нулевого уровня.

Источник 16 тестового напряжения предназначен для подачи на вход исследуемого объекта 1 тестового напряжения заданного уровня при определении статического коэффициента передачи К в (1) .

Переключатель 17 предназначен для управления режимами работы устройства: в положении 1 определяется только коэффициент К, а в 2 - коэффициенты а, и а, . Блок 18 задержки служит для задержки на время t момента получения первого результата на выходах блоков 9 и 10 с момента подачи произвольного воздействия на исследуемый объект 1. Блок 18 задержки (фиг. 6) состоит из последовательно включенных реле 30 времени, инвертора 31 и схемы 32 совпадения, второй вход которой подключен к входу реле 30 времени. Схема реле 30 времени приведена на фиг. 7 и собрана на двух транзисторах 33, коллектор одного из которых через конденсатор 34 подключен к базе второго. Схема обес печивает задержку появления сигнала на его выходе на время t,.

Блок 21 формирования сигнала уп- равления служит для выработки постоянного напряжения для управления блоками 9 и 10 по первому импульсу, поступающему с выхода блока 23, после нажатия кнопки 20, Первый вход блока 21 подключен через кнопку 19 Сброс блок 18 и переключатель 17 к источнику тестового напряжения и является управлянмцим входом блока 21, При снятии сигнала с первого входа блока 21 сигнал на его выходе становится равным нулю. Блок 21 представляет собой статический триггер, собранный на двух транзисторах, в базовые цепи которых включены КС-цепочки.

Дифференциатор 24 служит для получения производной от вьгходного сигнала исследуемого объекта, а фиксатор 23 нулевого уровня - для определения моментов перехода выходного сигнала дифференциатора 24 через ноль и представляет собой нуль-орган, выполненный на триггере Шмидта.

Блоки 9 и 10 памяти идентичны по своей структуре (фиг, 5) и служат для запоминания на выходах значений сигналов, равных значениям коэффициентов а.

и а,

соответственно.

.Они состоят из блока 25 вычитания усилителя 28 постоянного тока, на входе которого и в обратной связи включены одинаковые RC-целочки, и реле 29, нормально замкнутые контакты которого включены на входе усилителя 28 постоянного тока. Блоки 9 и 10 отличаются только коэффициентами передачи блока 25 вычитания,

Для блока 9 памяти коэффициенты передачи по первому и второму входам блока 25 вычитания устанавливаются равными

-

т т

Т(- 13,

- tT

Т г

1 7

блока 10 памяти коэффициенты чи устанавливаются соответст

тЛ Г, - т/

к.

т,т т, - т,

Устройство для определения параметров динамического звена второго порядка работает следующим образом.

При установке переключателя 17 в первое положение на управляющий вход переключателя 2 поступает сигнал. Переключатель 2 срабатывает и подклю чает второй вход, на которьш поступает тестовое напряжение с выхода источника 16 тестового напряжения к входу исследуемого объекта 1. Исследуемый объект 1 отрабатывает этот сигнал и на его выходе появляется сигнал. Путем изменения коэффициента передачи нормирующего блока 3 сигнал на его выходе устанавливается равным величине сигнала, подаваемого с источника 16 тестового напряжения. Тогда, зная коэффициент передачи блока 3(К| ), статический коэффициент передачи исследуемого объекта

-I

При этом коэффициент пере

дачи цепи, состоящей из блоков 1 и 3, равен 1.

Затем переключатель 17 устанавливается во второе положение, при этом снижается сигнал с третьего входа переключателя 2 и подключает его первый вход, на которьм поступает произвольный сигнал, к входу исследуемого объекта 1. Одновременно потенциал скачком через переключатель 17 подается на вход блока 18 задержки сигнала. При поступлении ступенчато

го сигнала на вход реле 30 времени (фиг. 7) открывается первьш транзистор 33, конденсатор 34 оказывается подключенным параллельно эмиттерно- базовому переходу второго транзистора 33 положительно заряженной обкладкой к базе. Второй транзистор 33 запирается и находится в закрытом состоянии до тех пор, пока конденсатор 34 не разрядится через резистор 35. Когда кончится процесс разрядки конденсатора 34, снова появится базовьй ток второго транзистора 33, последний откроется и сигнал на его входе не будет. Таким образом, задержка времени зависит от величины конденсатора 34 и резистора 35. Включение реле 30 времени совместно с логическими элементами обеспечивает появление сигнала на выходе блока 18 и на кнопке 20 Отсчет с запаздыванием на время ц . Сигналы с выхода переключателя 2 и масштабного блока 3 поступанзт на входы преобразователей входного 4 и выходного 5 сигналов соответственно. В результате прохождения этих сигналов через фильтры на первых и вторых выходах блоков 4 и 5 формируются сигналы, равные о , о/ , р , р , которые подаются на соответствующие входы блоков первого 6 и второго 7 делителей разностных сигнапЬв, на третьи входы которых поступает сигнал с выхода нормирующего блока 3.

Сигналы на выходах блоков 6 и 7 вьиисляются по формулам (2) с учетом равенства К 1

(2)

м Y -/3, -2 Y -|1,

Для предотвращения перегрузок на выходах блоков 6 и 7 в моменты времени, когда , т.е. при делении на малое напряжение, в том числе на ноль, в блок 14 деления введено переменное по уровню ограничение снизу абсолютного значения делителя. Блок 14 работает, как известный блок деления, однако при малых значениях делитешя на вход блока 38 подается напряжение через диоды 43 или 44, знак которого определяется знаком делитешя,, для чего в блок 14 введена схема 39 сравнения. Резисторы подбираются таким образом, чтобы диоды были заперты до тех пор, пока напряжение на выходе усилителя 38 не уменьшится до величины, равной 1/N от текущей величины делимого, где N - максимальное абсолютное значение . частного, соответствующее шкале бло-- ка 14. При уменьшении делит&ля один из диодов 43 или 44 открывается,, напряжение на выходе усилителя 38 поддерживается равным/ь jiJd/N. При достижении абсолютного значения дели теля до величины - 1/N части от абсолютного значения деленного блок 14 без переходного процесса продолжает нормальное функционирование. При этом обеспечивается работоспособ ность блока 14 при прохождении делителя через нулевое значение.

Сигналы D, и 1) поступают на первый и второй входы блоков памяти 9 и 10, где на выходе блока 25 вычита- ния из них образуются разностные сигналы: для блока 9 Z ,- К D ; для блока 10 Z K,D, - К П„, кото Z 3 ч -i

рые без искажений поступают на выходы блоков 9 и 10 памяти.

Сигнал с выхода нормирующего блока 3 поступает через вход блока 8 управления и дифференциатор 24 на вход фиксатора 23 нулевого уровня, сигнал на выходе которого скачком ме няется с -и на +U в моменты перехода его входного сигнала через ноль. Сигнал с выхода фиксатора 23 нулевого уровня поступает на нормально разомкнутые контакты реле 22.

При нажатии кнопки 20 Отсчет происходит срабатьшание реле 22, которое одним своим нормально разомкнутым контактом блокируется, а при замыкании второго сигнала в виде пря- моугольных импульсов с выхода фиксатора 23 нулевого уровня подается на вход блока 21 формирования сигнала управления блоками памяти. При приходе на второй вход блока 21 первого импульса, он срабатывает и на eiо выходе появляется постоянный по величине сигнал, который поступает на обмотку реле 29. Реле 29 срабатывает и размыкает свои нормально замкнутые контакты, при этом на выходе усилителя 28 постоянного тока фиксируются сигналы, которые были на выходах блоков 9 и 10 памяти в момент размыкания контактов реле 29, Тсе в момент, когда производная от выходного сигнала равна 0. В этот момент сигналы на выходах блоков 9 и 10 памяти равны коэффициентам а в (1), т.е.

и а

ZjV --о а, Z,, а

При нажатии кнопки 19 Сброс синал с реле 22 снимается, оно размыкает свои контакты и снимает сигнал с второго входа блока 21 формирования сигнала управления блоками памяти, кроме того, на его первом входе снимается сигнал, которьй переводит блок 21 в исходное состояние. Сигналы с выхода блоков 21 и обмотки реле 22 снимаются и схема устройства готова к новому определению коэффициентов передаточной функции исследуемого объекта 1, при этом при повторных Отсчетах вьщержка времени t отсутствует.

Таким образом, в устройстве для определения параметров динамического- звена второго порядка происходит сначала определение статического коэффициента усиления К исследуемого объекта а затем при произвольном входном сигнале при одном съеме показаний определяются коэффициенты знаменателя передаточной функции. При этом по сравнению с известными устройствами уменьшается время одного определения коэффициентов а и а и появляется возможность оперативно определять значения а, т. любые моменты времени с последующим осреднением результатов, что повышает точность и надежность получаемых результатов и, кроме TorOf позволяет исследовать объекты с существенно нестационарными г араметрами передаточной функции.

Формула изобретения

Устройство для определения параметров динамического звена второго порядка, содержащее переключатель, выход которого служит для подключения к входу динамического звена, первый вход является входом устройства, а второй вход соединен с первым выходом блока управления, и нормирующий блок, вход которого служит для подключения к выходу динамического звена, а выход подключен к входу преобразователя выходного сигнала, отличающееся тем, что, с целью повышения быстродействия определения параметров передаточной

функции исследуемого объекта, оно содержит преобразователь входного сигнала, два блока деления разностных сигналов и два блока памяти, первые выходы преобразователей входного и s выходного сигналов подключены соответственно к первому и второму входам первого блока деления разностных сиг- налов, вторые входы - соответственно к первому и второму входам второго О блока деления разностных сигналов, выход которого подключен к первым .

входам блоков памяти, вторые входы которьга; подключены к выходупервого блока деления разностных сигналов, а третьи входы - к второму выходу блока управления, вход которого подключен к третьим входам блоков деления разностных сигналов и выходу нор- 1ирующего блока, а третий выход - к третьему входу переключателя, выход которого подключен к входу преобразователя входного сигнала,выходы блоков памяти являются выходами устройства.

Изобретение относится к устройствам контроля и может быть использовано для определения динамических характеристик приборов и устройств автоматики, например следяпщх систем. Цель изобретения - повьшение быстродействия определения параметров передаточной функции динамического звена при произвольном входном воздействии. Устройство содержит преобразователь входного сигнала, вход которого подключен к входу исследуемого объекта и выходу переключателя, и преобразователь выходного сигнала, вход которого подключен через нормирующий блок к выходу исследуемого обьекта, а выходы - к входам двух делителей разностных сигналов, другие . входы которых подключены к выходам преобразователя входного сигнала, а выходы обоих делителей разностных сигналов подключены к входам двух блоков памяти, третьи входы которых подключены к второму выходу блока управления, вход которого подключен к третьим входам делителей разностных сигналов и выходу нормирующего блока, а первый и третий рходы - к второму и третьему входам переключателя, на первый вход которого поступает произвольный входной сигнал.8 ил. с $ (Л

Фиг. 2

15

/

A

7

фиг.З

16

17

13

го

лЛгш,

9,10

27 Hh

L2.-L.

T

фиг. 4

27

26

i

L

PI

//г. 5

J J/

32

Фиг д

Фиг 7

с

т

.ЦН- п 5

ff jp-«-