Устройство для формирования кодовых последовательностей Советский патент 1986 года по МПК H03K3/64 

Изобретение относится к импульсной технике и может быть использова- .но при обработке информации в системах автоматической обработки данных

Целью изобретения является расширение функциональных возможностей и повьппение то пюсти устройства.

На чертеже изображена структурная схема устройства для форьтрова- ния кодовых последовательностей.

Устройство содержит генератор 1 импульсов, D-триггер 2, первый элемент ИЗ, делитель частоты 4, элемент задержки 5, счетчик 6, блок 7 сравнения, второй счетчик 8, первое запоминающее устройство 9, де- мультиплексор 10, элемент НЕ 11, первый формирователь 12 коротких импульсов, RS-триггер 13, второй элемент И 14, третий счетчик 15, второе запоминающее устройство 16, регистр 17, второй формирователь 18 коротких импульсов, первьш элемент ИЛИ 19, второй элемент ИЛИ 20, п каналов 2 формирования кодов, каждьй из каналов 21 содержит Т-триггер 22, синхрон.изируемьш D-триггер 23, причем выход генератора 1 соединен с первым входом первого элемента И 3, второй вход которого соединен с выходом D-триггера 2, выход первого элемента И 3 соединен с первым входо второго элемента И 14 и входом делителя частоты 4, установочный вход которого соединен с установочными входами первого счетчика 6, третьего счетчика 15 и шиной установочного состояния, выход делителя частоты 4 соединен с входом элемента задержки 5, выход которого соединен с четным входом первого счетчика 6 и первыми входами п каналов формирования кодов информационные выходы первого счетчика 6 соединены с первыми входами блока сравнения 7, вторые входы которого соединены с выходами первого запоминающего устройства 9, информационные входы которого соединены С шиной данных, адресные входы первого запоминающего устройства 9 соединены с адресной шиной и с выходами второго счетчика 8, счетный вход которого соединен с инверсным выходом RS-триггера 13, прямой выход которого соединен с вторь1м входом второго элемента И 14, выход которого соединен с счетным входом третьего счетчика 15, выходы которого соединены

с адресной шиной и адресными входами второго запоминающего устройства 16, информационные выходы которого соединены с входами регистра 17, выходы

которого соединены с адресными входат ми демультиплексора 10, выходы которого соединены со вторыми входами п каналов формирования кодов 21, управляющий вход демультиплексора

10 соединен с выходом блока сравнения 7 и через последовательно соединенные элементы НЕ 11 и первый формирователь коротких импульсов 12 с S-входом RS-триггера 13, R-вход

которого соединен с выходом первого элемента ИЛИ 19, первый вход которого соединен с В-входом второго счетчика 8, первым входом второго элемента ИЛИ 20, третьими входами

п каналов формирования кодов 21 и шиной Сброс, второй вход первого элемента ИЛИ 19 соединен с вторым входом второго элемента lUBi 20 и выходом йторого формирователя коротких импульсов 18, вход которого соединен с управляющим выходом второго запоминающего устройства 16, вькод второго элемента ИЛИ 20 соединен с П-входом регистра 17, выходы п каналов фopмlipoвaния кодов являются выходами устройства.

Устройство работает следующим образом.

Учитывая, что счетчик 6 работает

на сложение необходимо предварительно записать коды натуральных чисел времени (исключая код числа нуль) в запоминающее устройство 9 с кода 000...01 в порядке возрастания двоичных чисел, а соответствующие им группы кодов (при необходимости одиночные коды) натуральных чисел номеров (номе) канала нулевым быть не может) каналов (или номера канала)

в запоминающее устройство 16, причем коды в группе размещены в произвольном порядке и каждому последнему коду группы предписьшается признак 1. Максимально возможное количество кодов в группе равно максимально заданному числу каналов N. Перед пуском устройства сигналом Сброс сбрасываются в ноль счетчик .8, регистр номера канала 17,

каналы 21, RS-триггер 13. Одновременно сигнал Установка в 1 устанавливает все триггеры счетчиков 6 и 15 в единичное состояние. По окон3

чании установки счетчика 8 в нуле- вое состояние на дешифратор запоминающего устройства 9 поступает ко адреса 000...00, и на второй вход блока С1хавнения 7 считывается код числа времени 000...01.

Импульс запуска, поступающий на вход установки D-триггера 2 запуска, устанавливает его в единичйое состояние, разрешая прохождение импульсов с генератора 1 через элемент И 3 на вход элемента И I4 и через делитель частоты 4 на вход элемента задержки 5 с выхода которого задержанные импульсы одновре- менно поступают на входную шину канала 21 и на счетный вход счет- чика 6.

Первый импульс с элемента задержки 5 поступающий на счетньй вход счетчика 6, переводит все его триггеры в нулевое состояние. Код состония с m выходов 000,..00 счетчика 6 подается на первые входы блока срайнёния 7. Срабатывает блок срав- нения 7, на выходе которого появляется результат сравнения в виде логического О вместо логической 1, так как блок работает по принцпу из кода числа времени предвари-- тельно вычитается единица младшего разряда, результат вычитания сравнивается с кодом состояния счетчика 6 Логический О с выхода блока сравнения 7 одновременно поступает на инвертирующий информационньм вход демультиплексора 10 и через элемент НЕ 11 на формирователь 12 t выхода которого сформированный короткий импульс поступает на S-вход RS-триг- гера 13,при этом он устанавливается в единичное состояние, С прямого выхода RS-триггера 13 единичньш потенциал разрешает прохождение непосредственно импульсов генератора 1 импульсов с выхода элемента 3 И на счетный вход счетчика 15, последний обеспечивает выборку адресов кодов номеров каналов первой группы, по которым из запоминающего устрой- ства 16 через регистр 17 считываются коды номеров каналов, на адресный вход демультиплексора 10,обеспе- чивая последовательно установку в едничное состояние Т-тригге ов 22 в каналах 21.

Одновременно с поступлением из запоминающего устройства 16 послед

31

5

10 f5

20 25jg0 5 g 5

5

5844

него кода номера канала на вход регистра 17 код признака в виде 1 поступает на вход формирователя 18, с выхода которого короткий и myльc одновременно поступает через элемент ИЛИ 19 на R-вход RS-триггера 13 и через элемента ШШ 20 на вход Сброс регистра 17. RS-триггер 13 устанавливается в единичное состояние, обеспечивая остановку счетчика 15 и формирование нового кода адреса на выходах счетчика 8, соответственно обеспечивая считывания из запоминающего устройства 9 кода числа времени 000...02 на второй вход блока сравнения 7 до момента поступления второго импульса на счетный вход счетчика 6. Второй импульс поступает, одновременно на счет-. ньм вход счетчика б, на выходах которого формируется код состояния 000. ..01, и на объединен1а 1е каналов 21 (на вход синхронизащш D-триггера .23) и начинается формирование кодовых последовательностей в каналах 21, либо в одном канале, если в зaпo шнaющeм устройстве 16, вместо первой группы кодов номеров

каналов занесен один код номера канала с признаком 1. Окончание формирования кодо.вых последовательностей в каналах (канале) 21 наступает,- если после поступления очередного импульса на вход счетчика 6 начинает поступать логический О на ин- вертирутощий информационный вход де- мультиплексора 10, и на его адрес- ньй вход поступают группы кодов (кода) номеров каналов 21, повторяющих (повторяющего) предыдующуто группу кодов (код) номеров каналов, а затем поступает последующий импульс в соответствующие каналы 21, на вход синхронизации D-триггера 23.

Работа устройства прекращается , после того, как логическая 1 с т+1 выхода счетчзша 6 поступит на вход синхронизации D-триггера 2 и он сбросится в О.

Формула изобретения

1. Устройство дпя формирования кодовых последовательностей, содержащее генератор импульсов, первый счетчик, выходы которого соединены с первыми входами блока сравнеш1я, первое запоминающее устройство и

регистр, о т л и ч a ю щ e e с 51 тем, что, с целью расширения функциональных зозможкостей и повышения точности преобразования, зз него до- полнительно введены нервый и второй элементы И, элемент НЕ, первьй и второй формирЬвателн коротких импульсов элемент задержки, второе заноминаю- щее устройство, первый и второй эле- менты ИЛИ, RS-трнггер, делитель частоты, второй и третий счетчики, п каналов формирования кодов, демуль типлексор, D-триггер, вход синхронизации которого соединен с входной шиной .Запуск, вход R соединен с выходом переполнения первого счетчи ка, выход D-триггера соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов, а выход первого элемента И соединен с первым входом второго элемента И и с входом делителя частоты, выход которого соединен с входом элемента задержки, , выход которого соединен со счетным входом первого, счетчика и первыми входами п каналов формирования кодов установочные входы первого и птового счетчиков п Делителя частоты объеди- и.е}1ы и подключены к шине установки исходного СОСТОЯ1ШЯ, выход блока сравнения подкгаочен к входу управления демультиплексора и через последовательно соедннеппые элемент НЕ и иерБьш формирователь .коротких импульсов к S-входу KS-триггера, инверс- iibrii выход которого соединен со счет- 1Ш1М входом второго счет чик.а, Е-вход которого соединен с первыми входа1.1и первого и второго элементов ГШИ и с вторыми входами п каналов формирования кодов и с шиной Сброс, вторые входы первого и второго злементрв ШШ соединены между собой и подклго- чены к выходу второго формирователя коротких импульсов, вход которого

Редактор Т, Парфенова

Составитель Л, Климов Техред И. Бонкало

Заказ 2659/56

Тиргик 816Подписное

ВНИИПН Государственного комитета СССР

но делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.. 4/5

1 роизводственно-по,тшграфическ ое предприятие, г„ Ужгород, ул. Проектная, 4

соединен с управляющим выходом второго запоминающего устройства, информационные выходы которого соединены с информационными входами регистра, управляющий вход которого- соединен с выходом второго элемента ИЛИ, выходы регистра соединены с адресными входами демультиплексора, ) которого соединены с третьими входами п каналов формирования КОДО135 информационные вхоДы первого и второго заноминающих устройств соединены с соответствующими шинами данных, адресные входы запоминающих устройств соединены с соответ- ствлпощими адресными шинами, причем адреспые входы первого запоминающего устройства соедшгеиы с выходами второго счетчика, адресные входы второго запоминающего устройства соединены с выходами третьего счетчика, выход первого элемента ЮТИ содинен с R -входом Н8 трпггера, прямой выход которого с вторым входом второго элемента И, выход которого соединен с счетным входом третьего счетчика, выходы нервого счетчнка соединены с нервы- ми входами блока сравнеш я, вторые вход1з1 которого соединены с выходами нерпого запоминающего устройства вьтходы п каналов формирования кодов являются выходами устройства.

2, Устройство но п, 1, о т л и- ч а 10 щ е е с я тем, что каждьш канала формирования кодов содержит последовательно соединенные Т-триг- гер и D-трнггер, С-вход которого является первым входом канала фор- ми.ровання кодов, Т-вход Т-триггера является вторым входом канала формирования кодов, R-вход Т-триггера является третьим входом канала формирования кодов, а выход D-триггера является выходом канапа формирования кодов,

Корректор В.Бутяга

Изобретение относится к импульсной технике и молсет быть иснользо- вано при обработке информации в системах автоматической обработки данЦста/ о иа S,, / , сных. Целью изобретения является расширение функциональных возможностей и новьгаение точности устройства. Устройство содержит генератор 1 импульсов, D-триггер 2, логические элементы (ЛЗ) И 3 и 14, делитель частоты 4, элемент задержки 5, счетчики 6, 8 и 15, блок сравнения 7, запоминающие устройства 9 и 16, демуль- типлексор 10, ЛЭ НЕ II, формирователи 12 и 18 коротких импульсов,RS- триггер 13, регистр 17, ЛЭ ИЛИ 19 и 20, п каналов 21 формирования кодов, каждый из которых содержит Т-триг- гер 22, синхроннгнруемый D-трпггер 23, При этом канал формирования кодов может быть выполнен иа любой. элементной базе. 1 э.п, ф-лы, 1 ил. От усгг7роис/п а sonv cti 1 О 5S (Л с лел эо М