Устройство для автоматического адресования грузов транспортных систем Советский патент 1986 года по МПК B65G47/46 B65G47/50 

Изобретение относится к промышленному транспорту, а именно к устройствам уп- ранзления транспортными средствами, и может быть использовано для управления перемещением грузов к заданным местам.

Цель изобретения - увеличение надежности.

На фиг. 1 изображено устройство (расположение оборудования на .одной позиции адресования), общий вид; на фиг. 2 -- ад- ресоноситель и считыватель, общий вид; на фиг. 3 - функциональная схема считывателя; на фиг. 4 - функциональная схема блока управления и его подключение; на фиг. 5 - функциональная схема элемента памяти; на фиг. 6 - структурная схема блока управления на базе микро-ЭВМ; на фиг. 7 - блок-схема алгоритма считывания адреса и управления одним из механизмов транспортной системы - встречной передачей.

Устройство содержит укрепленный на грузовой тележке 1 транспортной системы, перемещающейся по путям 2, адресоноси- тель 3. На позиции адресования установлены с возможностью взаимодействия с ад- ресоносителем 3 считыватели 4.1...4.П и блоки 5.1...5.П записи.

Адресоноситель 3 содержит k (например, k 4) адресных кодовых меток 6 и контрольную метку 7, длина которой превышает длину кодовых меток 6. Считыватель 4 содержит k считывающих головок 8 и датчик 9 синхронизации. Аналогично, блок 5 записи содержит k записывающих головок и датчик синхронизации.

Каждая счить вающая головка 8 включает чувствительный элемент 10, выход которого соединен с одним из входов элемента И-НЕ 11, подключенного выходом к одному из инверсных входов элемента 12 памяти, другой инверсный вход которого соединен с выходом датчика 9 синхронизации, подключенным также к входу повторителя 13, динамический выход которого соединен с други.м входом элемента И-НЕ 11.

Выход каждого элемента 12 памяти соединен с одним из входов элемента И 14, подключенного выходом к входу усилителя 15, выход которого соединен с соответствую- цдей адресной щиной 16.1...16.k. Одноименные адресные щины 16.1...16.k считывателей 4.1...4.П объединены и соединены соответственно с одной группой входов блока 17 управления, другая группа входов которого подключена к выходу пультов 18.1...18.П задания адреса, одна группа выходов 19 - к входам блоков 5.1...5.П записи, а другая группа выходов 20 - к вторым входам элементов И 14 считывателей 4.1...4.п.

Блок 17 управления включает распределитель 21 запроса, блок 22 памяти, выходные усилители 23....23.{, компаратор 24, процессор 25, регистр 26 и узлы 27.1...27.П разрепюння записи.

Одна группа выходов распределителя 21 запроса является второй группой выходов 20 блока 17 управления, другая группа выходов соединена с первыми входами трехвходовых выходных усилителей 23.1...23.t вторые входы которых подключены к выходу компаратора 24, а третьи - к одному из выходов процессора 25. Один из входов компаратора 24 подключен к выходу регистра 26, другой - к выходу блока 22 памяти, а третий - к второму выходу процессора 25. Один из входов регистра 26 соединен с третьим выходом процессора 25, другие являются первой группой входов блока 17 управления. Четвертый и пятый выходы процессора

25 подключены соответственно к входу распределителя 21 запроса и к одному из входов блока 22 памяти, другой вход которого соедипен с третьим выходом распределителя 21 запроса. Входы узлов 27.1...27.П разрешения записи являются второй группой

входов блока 17 управления, а их выходы - первой группой выходов 19 блока 17 управления. Выходы 28 усилителей 23 подключаются к входам устройств управления исполнительными механизмами транспортной системы.

Элемент 12 памяти выполнен в виде по- сле.аовательно соединенных элементов И- НЕ 29.1, 29.2 с обратной связью и с инверсными входами.

Устройство работает следующим образом.

При отправке или переадресации грузовой тележки 1 ее адресный код записывается на адресоноситель 3 в момент его прохождения в зоне действия устройства 5. При этой каждая кодовая метка 6 адресоносителя 3 принимает значение «1 или «О в зависимости от заданного адресно1-о кода.

При подхо.а.е грузовой тележки 1 с адресо- носителем 3 к зоне считывателя 4 чувствительные элементы 10 воспроизведут значение соответствующих кодовых меток 6. В момент полного совмещения адресоносителя

3и считывателя 4 под воздействием контрольной метки 7 адресоносителя 3 срабатывает датчик 9 синхронизации считывателя

4(па выходе датчика 9 синхронизации бу- дет сигнал «1). Сработав, датчик 9 синхронизации разрешает включение элементов 12 памяти, а через повторитель 13 - элементов И-НЕ 11.

Если i-H метка 6 адресоносителя 3 была в состоянии «1, то и i-й элемент 10 считывателя 4 будет в состоянии «, что приведет к включению i-ro элемента 12 памяти (при этом на выходе элемента И - НЕ 29.1 будет сигнал «1, а на выходе элемента И- НЕ 29.2 -- сигнал «О).

Напротив, если j-я метка 6 адресоносителя 3 была в состоянии «О, то и j-й элемент 10 считывателя 4 будет в состоянии «О, поэтому на выходе j-ro элемента 11 будет сигнал «1 и j-й элемент 12 памяти не включится (на выходе элемента И-НЕ 29.1 будет сигнал «О, а на выходе элемента И- НЕ 29.2 - сигнал «1).

По окончании сигналов на выходе чувствительных элементов 10, на выходах всех элементов 11 будет сигнал «1, при этом запрещается включение элементов 12 памяти, не включившихся ранее, а включившиеся ранее элементы 12 памяти останутся вклюТаким образом, для исключения приема искаженной информации считывателем 4 необходи.мо, чтобы сигнал датчика 9 синхронизации, разрешающий нрием адресной информации, воспринимался элементо.м I 1 кратковременно (в момент срабатывания датчика 9 синхронизации), что и обеспечивается с помощью повторителя 13. Кроме того, повторитель 13, формируя кратковременный сигнал разрешения приема адресченными в течение всего времени работы дат- Ю ной информации считывателем 4, обеспечичика 9 синхронизации.

Так как длительность сигнала датчика 9. синхронизации определяется размерами контрольной метки 7 адресоносителя 3, то увеличенный размер (по отношению к траектории движения) контрольной метки 7 обеспечивает формирование длительного выходного сигнала считывателя 4, не зависящего от размеров адресных меток 6.

Адресные метки 6 на адресоносителе 3 могут располагаться в один или несколько (как правило, два вертикальных рядов (обычно первый способ применяется при количестве адресных меток , а второй способ - при ). Расположение адресных меток в несколько вертикальных рядов при k 4 вызвано конструктивными соображениями (ограничение высоты адресоносителя и считывателя, сложность обеспечения точного взаимодействия адресоносителя со считывателем).

При расположении адресных меток 6 в один вертикальный ряд выход датчика 9 синхронизации может быть (как частный случай) подключен непосредственно к входу элемента 11. Однако в общем случае при расположении адресных меток 6 в несколь15

20

25

30

вает тем самым его повышенную помехоустойчивость.

Выходные сигналы элементов 12 памяти каждого разряда считывателей 4.1...4.П усиливаются усилителями 15 в присутствии сигнала запроса, поступающего по пипам 20.1...20.П с распреде:1ителя 2 запроса блока 17 управления.

Так как одноименные адресные выходы всех считывателей 4.1...4.П объе. ипюны между собой в шины Ib.i (i l...k) и подключены к входу регистра 26, то на последний поступает адресный код только с выхода запрашиваемого считывателя. Одновременно по сигналам процессора 25 и раснредел.чте- ля 21 из блока 22 памяти выбирается код адресной константы настройки соответствующего считывателя 4, который поступает в компаратор 24. Туда же но команде процессора 25 переписывается из регистра 26 адресный код, считанный запрашиваемым считывателем 4. Компаратор 24 сравнивает поступившие коды и в случае их совпадения формирует выходной сигнал, который поступает на входы выходных усилителей 23.1...23.. Одновременно на вторые входы выходных усилителей 23.1...23.-Е поступает

ко вертикальных рядов выход датчика 9 35 сигнал разрешения от процессора 25, а. на

синхронизации подключают к входу элемента 11 через повторитель 13, на выходе которого формируется динамический (кратковременный) выходной сигнал. При расположении адресных меток 6 в несколько вертикальных рядов при движении адресоносителя 3 относительно считывателя 4 слева направо датчик 9 синхронизации устанавливается с правой стороны считывателя 4. При срабатывании датчика 9 синхро40

третий вход одного из усилителей 23 - сигнал выбора выхода от распределителя 21. В результате включится один из усилителей 23, который сформирует по одной из шин 28 сигнал управления исполнительным меха- низмо.м транспортной системы, соответствующим запращиваемому считывателю 4.

Затем распределитель 21 формирует сигнал запроса следующего считывателя 4. Процессор 25 обеспечивает необходимый

низации правый ряд адресных меток 6 ад- 45 порядок запроса и обработки адресной инресоносителя 3 взаимодействует с правым рядом считывающих головок 8 считывателя 4, а левый ряд адресных меток - с левым рядом считывающих головок. Однако, при дальнейшем движении адресоносителя 3

формации, длительность и частоту сигналов запроса. Количество считывателей 4, подключенных к одно.му блоку 17 управления, определяется временем, необходимым для приема и обработки адресной информации.

относительно считывателя 4 (сигнал датчи- 50 скоростью транспортной системы и размека 9 синхронизации продолжает поступать, так как контрольная метка 7 имеет больщую длину, чем адресные метки 6) возникает ситуация, когда с правым рядом считывающих головок 8 будет взаимодействовать левый ряд адресных меток 6 и будет принят неправильный код, так как правый ряд считывающих головок 8 принимал сигналы и от правого, и от левого ряда адресных меток 6.

55

рами контрольной метки 7 адресоносителя 3- При необходимости считывающие устройства 4 транспортной системы могут быть разделены на группы, каждая из которых обрабатывается параллельно во времени при последовательной обработке внутри группы. При этом каждая rpyrnia считывающих устройств 4 подключается к своему блоку 17 управления.

Таким образом, для исключения приема искаженной информации считывателем 4 необходи.мо, чтобы сигнал датчика 9 синхронизации, разрешающий нрием адресной информации, воспринимался элементо.м I 1 кратковременно (в момент срабатывания датчика 9 синхронизации), что и обеспечивается с помощью повторителя 13. Кроме того, повторитель 13, формируя кратковременный сигнал разрешения приема адрес ной информации считывателем 4, обеспечи5

0

5

0

вает тем самым его повышенную помехоустойчивость.

Выходные сигналы элементов 12 памяти каждого разряда считывателей 4.1...4.П усиливаются усилителями 15 в присутствии сигнала запроса, поступающего по пипам 20.1...20.П с распреде:1ителя 2 запроса блока 17 управления.

Так как одноименные адресные выходы всех считывателей 4.1...4.П объе. ипюны между собой в шины Ib.i (i l...k) и подключены к входу регистра 26, то на последний поступает адресный код только с выхода запрашиваемого считывателя. Одновременно по сигналам процессора 25 и раснредел.чте- ля 21 из блока 22 памяти выбирается код адресной константы настройки соответствующего считывателя 4, который поступает в компаратор 24. Туда же но команде процессора 25 переписывается из регистра 26 адресный код, считанный запрашиваемым считывателем 4. Компаратор 24 сравнивает поступившие коды и в случае их совпадения формирует выходной сигнал, который поступает на входы выходных усилителей 23.1...23.. Одновременно на вторые входы выходных усилителей 23.1...23.-Е поступает

0

третий вход одного из усилителей 23 - сигнал выбора выхода от распределителя 21. В результате включится один из усилителей 23, который сформирует по одной из шин 28 сигнал управления исполнительным меха- низмо.м транспортной системы, соответствующим запращиваемому считывателю 4.

Затем распределитель 21 формирует сигнал запроса следующего считывателя 4. Процессор 25 обеспечивает необходимый

формации, длительность и частоту сигналов запроса. Количество считывателей 4, подключенных к одно.му блоку 17 управления, определяется временем, необходимым для приема и обработки адресной информации.

скоростью транспортной системы и разме5

рами контрольной метки 7 адресоносителя 3- При необходимости считывающие устройства 4 транспортной системы могут быть разделены на группы, каждая из которых обрабатывается параллельно во времени при последовательной обработке внутри группы. При этом каждая rpyrnia считывающих устройств 4 подключается к своему блоку 17 управления.

Блок 17 управления может быть выполнен на базе технических средств любой из серийно выпускаемых микро-ЭВМ.

Приведенный алгоритм обеспечивает счн- тыпанне и дешифрование адреса, выдачу (по результатам де лифровки) команд управления встречной передачей, контроль работы датчиков.

Считывание адреса производится по сиг налу датчика ВИ1 синхронизации. Признак «Зона ВИ1-В2 (ВЗ) занята устанавливается в «1 по сигналу датчика ВИ и в «О - по сигналу датчика В2 (ВЗ).

фи8.2

Признак «Адрес совпал устанавливается в «1 при совпадении считанного адреса с одной из констант дешифрования и в «О - при несовпадер1ии либо при отсутствии констант дешифрования.

Перевод передачи в направление «На ответвление производится при выполнении следующих условий: есть сигнал датчика ВИ1; есть признак «Адрес совпал ; зона блокировки В2-В4 свободна.

Перевод передачи в аправление «Прямо фоизводится при выполнении следующих условий: есть сигнал датчика ВИ1; нет признака «Адрес совпал или есть признак «Адрес совпал, но зона В2-В4 занята.

./

17

/б./О

-О

.Г7

т

5

2Ъ.1

28.1

24

а

«

„.

23.1

28

28.1

у

5

22

2йп

.

/

Г

фие

--i, f/a SxoJ элемента . /-

/f влгходу уле лемта H

S

о/f Bofjro y ffa/n- I Q

vuffd 9 cuffXffo миэачии

yiffpeccfBi.

eco8af77e/7t

p

C{ U/77lrf8ct me ЛЬ

Cifumti/8o/7je b

Устройс тба сисглеиь

Ус/г7ройст8о ре ер бноео лufT7Cf uff

ue. 6 fГ7ро(о/7 ение}

Основное (/сп7ройс/г7во

IJ ПрС/ Lf

eHmpaj7bHi iif /7/7ацессор

устройсгпбо cucf7 eMHoeo

/r 7///77/7 7X7

i7aCf77G f / fyS- rfaMfff77ty

OnepamL/fff-/a г7амягт7Сз

j ycrrjpaiJCm /77pff/7f

ffumcffiufi

i:

То .лге/

f cmpoacrnifO Me f npiyLfBC- c opfi о If с 8fi 3 и

i eHmpQJ7i3Hf}iu процессор

УС троисггтВо cucmef fioea HOf-f fTjp 0/7

i7ocrr}OffH ajii f7afyff) mt

Onep-yrrjuOMfysi /77 ь

I Усг77рОС/С/77 О /(OH/r7ffO/ Я r7U/77CfHiJff

/b i/A/ep

Ре.ерВмое ycf7 f ouc/r7So

у/7/7 CfO/T& // U

UC1

n

54В2.

( B,off

фиг. 7 проЗолмение/}

фиг. 7 (прадо/7 е ие 2}