Устройство для контроля кинематической погрешности зубчатых передач Советский патент 1986 года по МПК G01B7/287 

11

И.: о6ретеиие относится к машиностроению, а именно к средствам конт- luxnH убчатых передач.

Цель изобретения .- повышение про- и;и1одительности контроля путем обеспечения получения необходимого объема информации и оценки периодических составляющих .и их спектров на временном интервале, меньшем периода функции кинематической погрешности.

На фиг. 1 изображена структурная схема устройства для контроля кинематической погрешности зубчатых пере- дач; на фиг. 2 - структурная схема блока управления, левая часть; на фиг. 3 - то же, правая часть; на фиг. 4 - структурная схема блока сопряжения; на фиг. 5 - структурная схема арифметических устройств.

Устройство для контроля кинематической погрешности зубчатых передач содержит датчики 1 и 2 углов поворота начального и конечного звеньев контролируемой зубчатой передачи 3, блок 4 измерения кинематической погрешности, первый вход которого со- единен с выходом датчика 1 начального звена, второй вход - с выходом датчика 2 конечного звена, сумматор 5, блок 6 синхронизации, первый вход которого подключен к выходу датчика 1 начального звена-, второй вход - к выходу датчика 2 конечного звена, блок 7 управления, первый выход ко- торот о связан с третьим входом блока 6 синхронизации, первый и- второй входы блока 7 управления связаны соответственно с первым и вторым выходами блока 6 синхронизации, два блока 8 и 9 буферной памяти, первый, второй и третий входы каждого из которых соединены соответственно со вторым, третьим, четвертым, пятым, шестым и седьмым выходами блока 7 управления, выходы первого и второго блоков 8 и 9 буферной памяти соединены соответственно с первым и вторым входами сумматора, блок 10 сопряжения, первый вход которого соединен с восьмым выходом блока 7 правления второй вход - с выходом сумматора 5 первый выход - с третьим входом блока 7 управления, вычислитель 11, вход которого связан с вторым выходом блока 10 сопряжения, выход - с третьим входом блока 10 сопряжения, и регистратор 12, вход которого подключен к четвертому выходу блока 10 сопряжения, выход - к четвертому

79022

входу последнего. Устройство снабжено также блоком 13 запрета, первый вход которого связан с выходом Гшока 4 измерения кинематической погрешности, второй вход ,- с девятым выходом блока 7 управления, выход блока запрета - с третьим входом сумматора 5, двумя арифметическими блоками 14 и 15, соединенными последовательно, Q первый вход одного из которых соединен с выходом сумматора 5, вторые входы каждого из арифметических блоков 14 и ,15 соединены соответственно с десятым и одиннадцатым выходами j блока 7 управления, двумя линиями 16 и 17 задержки, первые и вторые входы каждой из которых подключены соответственно к двенадцатому, тринадцатому, четырнадцатому и пятнад- Q цатому выходам блока 7 управления, третий вход первой линии 16 задержки соединен с выходом сумматора 5, тре-. тий вход второй линии 17 задержки - с выходом первого арифметического 5 блока 14, выходы каждой из линий 16 и 17 задержки подключены к третьим входам первого и второго арифметических блоков 14 и 15, выходы первого |И второго арифметических блоков 14 2Q и 15 соединены соответственно с пя-. тым и шестым входами блока 10 сопряжения ,

Блок 7 управления выполнен в виде коммутатора-распределителя 18-, переключателя 19 установки кода последо- 35 вательности подавления периодических составляющих, выход которого соеди-- нен с первым входом коммутатора-распределителя 18, второй и третий входы последнего являются первым и вто- рым входами блока 7 управления, переключателя 20 установки данных о передаче, выход которого является первым выходом блока 7 управления, переключателя 21 установки кода формы выво- да информации, двух переключателей 22 и 23 установки кодов режима рабс- ты а)эифметическнх блоков, выходы ко- торьк являются соответственно десятым и одиннадцатьм выходами блока 7 50 упра)зления, выходы переключателя 19 установки кода последовательности подавления периодических составляющих, переключателя 20 установки данных о передаче, переключателя 21 установки 55 кода формы вывода информации, двух переключателей 22 и 23 установки кодов режима работы арифметических блоков 14 и 15 являются восьмым вы

ходом блока 7 управления, кнопок 24 и 25 установки и пуска, двух формирователей 26 и 27 одиночных импульсов входы каждого из которых связаны с выходами кнопок 24 и 25 установки и пуска, асинхронного RS-триггера 28, первый и второй входы которого подключены соответственно к выходам кнопок 24 и 25 установки и пуска, выход подключен к восьмому выходу блока 7 управления, первой схемы 29 ИЛИ, первьш вход которой связан с выходом первого формирователя 26 одиночных импульсов, первого триггера 30, первый вход которого связан с выходом первой схемы 29 ИЛИ, второ вход - с выходом второго формирователя 27 одиночных импульсов, выход первого триггера является девятым выходом блока 7 управления, второй схемы 31 ИЛИ, первый и второй входы которой соединены с выходами первого 26 и второго 27 формирователей одиночных импульсов соответственно, второго 32 и третьего 33 триггеров, первые входы каждого из которых связаны с выходом второй схемы 31 ИЛИ, двух счетчиков 34 и 35, первые входы каждого из которых соединены с выходом второй схемы 31 ИЛИ, вторые входы второго 32 и третьего 33 триггеров связаны соответственно с первым и вторым выходами коммутатора-распределителя 18, двух схем 36 и 37 запрета, первые входы каждой из которых соединены с выходами второго 32 и третьего 33 триггеров соответственно вторые входы - с третьим и четвертым выходами коммутатора-распределителя 18, выходы каждой из схем 36 и 37 запрета связаны с вторыми входами первого 34 и второго 35 счетчиков, выходы последних подключены к восьмому выходу блока 7 управления, третий 38 и четвертьй 39 схем запрета, третьего 40 и четвертого 41 формиро- вателей одиночных импульсов, третьего 42 и четвертого 43 счетчиков, четвертого 44 и пятого 45 триггеров, первой 46 и второй 47 линий задержки первые входы третьей 38 и четвертой 39 схем запрета соединены соответственно со вторыми входами первой 36 и второй 37 схем запрета, вторые входы - с выходами четвертого 44 и пятого 45 триггеров соответственно, выходы третьей 38 и четвертой 39 схем запрета подключены к первым входам третьего 42 и четвертого 43

t5

20

25

,Q , . О

30

40

счетчиков соответственно, первые выходы последних соединены соответственно с первыми входами четвертого 44 и пятого 45 триггеров, выход третьего счетчика связан с вторым в о- дом пятого триггера 45 и вторым входом четвертого счетчика 43, выход второй схемы ИЛИ соединен.с вторым входом четвертого триггера 44, вторым входом третьего счетчика 42, первым выходом четвертого счетчика 43 и первым входом пятого триггера 45, входы третьего 40 и четвертого 41 формирователей одиночных импульсов соединены соответственно с выходами четвертого 44 и пятого 45 триггеров, выходы - с восьмым выходом блока 7 управления, выход четвертого формирователя 41 одиночных импульсов подключен к второму входу первой схемы 29 ИЛИ, входы первой 46 и второй 47 линий задержки соединены с первыми входами соответственно третьей 38 и четвертой 39 схемами запрета, входы и выходы первой и второй линий задержки являются соответственно двенадцатым, тринадцатым, четьфнадцатым и пятнадцатым выходами блока 7 управления, .; первого 48, второго 49, третьего 50, четвертого 51, пятого 52, шестого 53, седьмого 54 и восьмого 55 коммутаторов, первые входы первого 48 и пятого 50 коммутаторов соединены с первыми входами третьего 38 и четвертого 39 счетчиков соответственно, первые входы второго 49 и шестого 53 коммутаторов - с выходами третьего 42 и четвертого 43 счетчиков, первые входы третьего 50, четвертого 51, седьмого 54 и восьмого 55 коммутаторов - с выходами соответственно четвертого 44 и пятого 45 триггеров, вторые и третьи входы всех коммутаторов 48-55 являются восьмым выходом блока 7 управления, выходы первого 48 и второго 49 к-оммутаторов являются третьим выходом блока 7 управления, выходы третьего 50 и четвертого 51 коммутаторов являются четвертым выходом блока 7 управления, выходы пятого 52 и шестого 53 коммутатора являются шестым выходом блока 7 управления, выходы седьмого 54 и восьмого 55 коммутаторов являются седьмым выходом блока 7 управления.

Блок 10 сопряжения выполнен в виде схемы 56 ИЛИ, входы которой являются первым входом блока 10 сопряжения.

5. 1

счетчика 57, первый вход которого

соединен с выходом схемы 56 ИЛИ, триггера 58, первый вход которого соединен с вторым входом счетчика и входом схемы 56 ИЛИ, второй вход - с первым входом блока 10 сопряжения, первого коммутатора 59, первый вход которого подключен к выходу триггера 58, второй вход - к выходу счетчика 57, третий вход является третьим входом блока 10 сопряжения, второго коммутатора 60, первый вход которого соединен с выходом первого коммутатора 59, второй, третий и четвертый входь второго коммутатора 60 являются соответственно вторым, четвертым и пятым входами блока JO сопряжения, третьего коммутатора 61, первый вход которого соединен с выходом второго коммутатора 60 и является вторым выходом блока 10 сопряжения и связан с четвертым входом ка 10 сопряжения, второй и третий входы третьего коммутатора 61 соединены с третьим входом блока 10 сопряжения, последний связан с четвертым выходом блока 10 сопряжения, выход третьего коммутатора соединен с первым выходом блока 10 сопряжения.

Арифметический блок 14 (или 15) выполнен в виде первой 62, второй 63, третьей 64, четвертой 65, пятой 66 и шестой 67 арифметико-логических схем, первые входы первой 62, второй 63, третьей 64 и четвертой 65 арифметико-логических схем являются первым входом арифметического блока 14 или 15, вторые входы являются третьим входом арифметического блока 14 или 15, первые выходы первого 62, третьего 64 и пятого 66 арифметико-логических схем соединены с третьими входами второго 63, четвертого 65 и шестого 67 арифметико-логических схем соответственно, первые входы пятого

66и шестого 67 арифметико-логических схем связаны со вторым выходом первого 62 и выходом второго 63 арифметико-логических схем соответственно, вторые входы пятых 66 и шестых

67арифметико-логических схем связаны со вторым выходом третьего 64 и выходом четвертого 65 арифметико-логических схем соответственно, выходы пятого 66 и шестого 67 арифметико- логических схем являются выходом арифметического блока 14 (или 15), третьи входы первого 62, третьего 64 пятого 66 и четвертые входы второго

5

37902 6

63, четвертого 65 и шестого 67 арифметико-логических схем являются вторым входом арифметического блока 14 (или 15),.

Устройство работает следующим образом.

Предварительно в блоке 7 управления с помощью переключателей (указанных на фиг, 2 и 3) устанавливаются

JQ коэффициенты преобразования интерва- лов следования импульсов блоком 6 синхронизации, соответствующие отношению номинальных скоростей вращения отдельных звеньев исследуемой конт j ролируемой зубчатой передачи 3. В него также вводится информация о последовательности выделения периодических составляющих кинематической погрешности, о режимах работы ариф2Q, метических устройств 14 и 15, о виде представления результатов измерений и анализа. После включения устройства осуществляется цикл установки его в исходное состояние по командам

25 блока 7 управления. При этом осуществляется обнуление блоков 8 и 9 буферной памяти, управляемых линий 16 и 17 задержки, установка режима работы арифметических устройств 14 и 15,

20 выбор каналов синхронизации блока 6 синхронизации, .приведение в го- товйость блока 10 сопряжения и связанных с ним вычислителя 11 и регистратора 12. По команде блока 7 управления блок 13 запрета подает на вход сумматора 5 нулевой код.

После выработки блоком 7 управления сигнала о готовности к работе устройство по команде извне или автоматически переводится в рабочее состояние. После перевода устройства в рабочее состояние по команде блока 7 управления открывается блок 13 запре та и на вход сумматора 5 поступают коды, пропорциональные численному значению текущего значения К1шемати- ческой погрешности исследуемой контролируемой зубчатой передачи 3, полученные блоком 4 измерения кинематической погрешности с использованием выходных сигналов датчиков 1 и 2. На другие входы сумматора 5 при этом с выходов блоков 8 и 9 буферной памяти поступают коды, соответствующие нулевому значению кинематической

погрешности. Блок 6 синхронизации формирует из с выходов датчиков 1 или 2 импульсные последовательности, интервалы следования им35

40

0

пульсов в которых соответствуют фиксированным значениям углов поворота отдельных звеньев, а также импульсные последовательности, в которых импульсы следуют через оборот соответствующего звена.

Далее рассмотрим последовательность операций при работе устройства в случае анализа погрешности одноступенчатой понижающей передачи. При этом синхронизирукщие импульсы, сфор- NOipoBaHHHe блоком 6 синхронизации, следующие через фиксированный интервал, например, начального звена, через блок 7 управления начинают поступать на второй вход управляемой /линии 16 задержки. Информация, поступающая на вход управляемой линии 16 задержки с выхода сумматора 5, каждым синхронизирующим импульсом сдвигается в ячейку памяти с номером, равным

п; NJmod N,

где N - число синхронизирующих импульсов, поступивших на синхронизирующий вход управляемой линии 16 задержки; число импульсов синхронизи- рукяцей импульсцой последовательности (ячеек памяти линии 16) на оборот отдельного звена.

N ным h, , поступающая на вход блока 9 буферной памяти информация, по командам блока 7 управления размещается, начиная с и 1 до N-и ячейки включительно, а начиная с поступления импульса на оборот конечного звена размещается с первой до h ячейки, и так для N импульсов синхронизирующей импульсной последовательности. 0 После заполнения блоков 8 и 9 буферной памяти по команде блока 7 управления блоком 13 запрета на вход сумматора 5 подается код соответствующий нулевому значению кинематической

При поступлении N + 1 импульса на второй вход управляемой линии 16 задержки на ее выходе появится теку- 35 щее значение (код), соответствующее входному значению кинематической погрешности задержанному на оборот начального звена механизма. При этом текущее и задержа нное значения кинематической погрешности начинают поступать на входы арифметического блока 14. Арифметический блок 14 определяет разность поступающих на его ёходы значений кинематической погрет- погрешности. Затем информация с выхоности. Командой блока 7 управления в соответствии с заданной программой работы устройства и предварительными установками определяется какой из входов арифметического устройства суммирующий, а какой вычитающий. Одновременно с поступлением первого синхронизирующего импульса на синхронизирующий вход управляемой линии 16

да блока 9 буферной памяти через сумматор 5, блок 10 сопряжения по командам блока 7 управления передается в вычислитель 11, который по 50 известному соотношению чисел зубьев, механизма и программе работы устройства осуществляет восстановление формы и спектра периодической составляющей кинематической погрешности, созадержки осуществляется формирование 55 держащей гармоники с частотами, кратпервых импульсов последовательностей, следующих через оборот начального и конечного звеньев с помощью блока 6

0

5

0

5

синхронизации по команде блока 7 управления. Информация с выхода сумматора 5, поступающая через блок 10 сопряжения, передается блоком 7 управления на первый вход блока 8 буферной памяти, и по его командам заносится в блок 8 буферной памяти для одного оборота начального звена механизма. При этом используются синхронизирующие импульсы, служаш 1е для синхронизации сдвига информации в управляемой линии 16 задержки. После поступлениям импульсов на-, второй вход управляемой линии 16 задержки первый из поступивших импульсов импульсной последовательности, в которой импульсы следуют через фиксированный угол поворота ведомого звена, и следуюш 1е за ним импульсы этой последовательности служат для синхронизации ввода информации с выхода арифметического блока 14 через блок 7 управления и по его командам в блок 9 буферной памяти. При этом блоком 7 управления определяется число импульсов, следующих через фиксированный угол поворота конечного звена до поступления первого импульса, поступившего через оборот начального звена. В том случае, если это число оказывается равным h, , поступающая на вход блока 9 буферной памяти информация, по командам блока 7 управления размещается, начиная с и 1 до N-и ячейки включительно, а начиная с поступления импульса на оборот конечного звена размещается с первой до h ячейки, и так для N импульсов синхронизирующей импульсной последовательности. После заполнения блоков 8 и 9 буферной памяти по команде блока 7 управления блоком 13 запрета на вход сумматора 5 подается код соответствующий нулевому значению кинематической

погрешности. Затем информация с выхода блока 9 буферной памяти через сумматор 5, блок 10 сопряжения по командам блока 7 управления передается в вычислитель 11, который по известному соотношению чисел зубьев, механизма и программе работы устройства осуществляет восстановление формы и спектра периодической составляющей кинематической погрешности, соными частоте вращения конечного звена, за исключением гармоник с частотами, кратными частоте пересопряже ния зубьев зубчатой передачи (за исключением гармоник, частоты которых кратны одновременно частотам вращения обоих колес передачи). Результаты, полученные в ходе вычислений, через блок 10 сопряжения передаются для регистрации регистратору 12,

а восстановленная периодическая составляющая через блок 10 сопряжения, через блок 7 управления и по его командам заносится в блок буферной памяти. После этого с использованием импульсных последовательностей либо с выхода блока 6 синхронизации, либо

от внутреннего генератора блока 7 уп - 15 товности,, При этом на третьи (управля|равления осуществляется одновремен;ное воспроизведение информации, хранящейся в блоках 8 и 9 буферной памяти. Информация с их выходов поступает на вхоющие) входы коммутаторов 48-55 подаются сигналы, соответствующие передаче на их выходы информации с первых (информационных) входов. Импульс с выхода формирователя 26, пройдя через вторую схему 31 ИЛИ, устанавливает первый 34, второй 35 и третий 42 счетчики в нулевое состояние, второй 32, третий 33 и четвертьй 44 триггеры в состояние, открывающее их вькодными сигналами первую 36, вторут-э 37 и третью 38 схемы запрета, а первый триггер 45 - в состояние, закрывающее его выходным сигналом четве зтую схему 39 запрета. После этого на выходы открытых схем запре та начинают поступать импульсные последовательности с выходов блока 6 синхронизации прошедшие через коммутатор-распределитель 18. Первый 34 и второй 35 счетчики подсчитывают число импульсов, поступивших на их счетные входы, до поступления импульсов на вторые входы триггеров 32 и 33, переводящих эти триггеры в состояние, при котором их выходные сигналы закрывают первую 36 и вторую 37 схемы запрета, третий счетчик 42, подсчитав N импульсов, переводит четвертый триггер 44 в состояние, при котором происходит запирание третьей схемы 38 запрета, а пятый триггер 45 в состояние, открывающее четвертую схему 39 запрета. Одновременно с этим сиг нал с выхода третьего счетчика 42 устанавливает в нулевое состояние четвертый счетчик 43, который после; подсчета М импульсов переводит пятый триггер 45 в состояние, запираюадее четверть ю схему 39 запрета. Третий 40 и четвертый 41 формирователи одновременно с закрыванием 38 и четвертой 39 схемы зады сумматора 5, который осуществляет вычитание из сигнала, с выхода блока 8 буферной памяти восстановленной периодической составляющей кинематической погрешности. В результате на выходе сумматора 5 для N импульсов, поступивших на второй вход блока 8 буферной памяти, будет получена периодическая составляющая на обороте начального звена, содержащая гармоники с частотами кратными частотам вращения начального звена исследуемого механизма. Эти значения по командам блока 7 управления передаются через блок 10 сопряжения для регистрации и для вычисления спектра с по- мощью вычислителя 11. Результат вычисления спектра по командам блока 7 управления через блок 10 сопряжения передается для регистрации регистратору 12. При этом блок 7 управления работает следующим образом.

Предварительно на переключателе 19 устанавливается код посхгедователь

ности подавления периодических составляющих, на переключателях 20 устанавливаются коэффициенты преобразования интервалов следования импульсов блоком 6 синхронизации, на переключателе 21 - код вида представления ре- зультатов измерения и анализа pervtcT- рирующим устройством 12, на переключателях 22 и 23 устанавливаются коды режимов работы арифметических блоков 14 и 15, Информация с выходов указанных переключателей передается через блок 7 управления на вход вычислителя 11.

Цикл установки устройства блоком 7 управления в исходное состояние осуществляется нажатием кнопки 24 установки. При этом формирователь 26 своим выходным сигналом, прошедшим через первую схему 29 ИЛИ, переводит первый триггер 30 в состояние, при котором сигнал на его выходе запирает блок 13 запрета. RS-триггер 28 переключается в состояние, соответ- ствуюш,ее циклу установки, и сигнал с его выхода через блок 10 сопряжения поступает на вход вычислителя 11, который переводится в состояние го00 5 0

5

0 5

ющие) входы коммутаторов 48-55 подаются сигналы, соответствующие передаче на их выходы информации с первых (информационных) входов. Импульс с выхода формирователя 26, пройдя через вторую схему 31 ИЛИ, устанавливает первый 34, второй 35 и третий 42 счетчики в нулевое состояние, второй 32, третий 33 и четвертьй 44 триггеры в состояние, открывающее их вькодными сигналами первую 36, вторут-э 37 и третью 38 схемы запрета, а первый триггер 45 - в состояние, закрывающее его выходным сигналом четве зтую схему 39 запрета. После этого на выходы открытых схем запре та начинают поступать импульсные последовательности с выходов блока 6 синхронизации прошедшие через коммутатор-распределитель 18. Первый 34 и второй 35 счетчики подсчитывают число импульсов, поступивших на их счетные входы, до поступления импульсов на вторые входы триггеров 32 и 33, переводящих эти триггеры в состояние, при котором их выходные сигналы закрывают первую 36 и вторую 37 схемы запрета, третий счетчик 42, подсчитав N импульсов, переводит четвертый триггер 44 в состояние, при котором происходит запирание третьей схемы 38 запрета, а пятый триггер 45 в состояние, открывающее четвертую схему 39 запрета. Одновременно с этим сиг нал с выхода третьего счетчика 42 устанавливает в нулевое состояние четвертый счетчик 43, который после; подсчета М импульсов переводит пятый триггер 45 в состояние, запираюадее четверть ю схему 39 запрета. Третий 40 и четвертый 41 формирователи одновременно с закрыванием 38 и четвертой 39 схемы запрета осуществляют формирование одиночных импульсов, поступающих на выход блока 7 управления. Импульсные последовательности с входов и выходов первой 46 и второй 47 линий задержки, поступая на первые (управляющие) и вторые входы управляемых линий 16 и 17 задержки, обеспечивают продвижение в них информации. На интервале счета третьего 42 и четвертого 43 счетчиков выходные сигналы коммутаторов 48-51 и 52-55 обеспечивают запись входной информации, поступающей на входы, в ячейки блоков 8 и 9 буферной памяти. При отсутствии счета Третьим 42 и четвертым 43 счетчиками как и при счете (режим записи) выход- ные сигналы указанных коммутаторов обеспечивают появленче на выходах блоков 8 и 9 нулевых кодов. На цикле записи в блок 8 буферной памяти информации с выхода сумматора 5, поступающей через блок 10 сопряжения и блок 7 управления, в ячейки памяти будут занесены нули. Одновременно нулевые коды заполняют ячейки линии 16 задержки. Аналогичным образом, на интервале счета четвертого счетчика 43 произойдет заполнение нулями ячеек блока 9 буферной памяти и линии 17 задержки. Таким образом, появление импульса на выходе четвёртого формирователя 41 означает окончание установки в исходное для последующей работы состояние всего устройства. Получив этот импульс через блок 10 сопряжения, вычислитель 11 переходит в состояние готовности к рабочему циклу. Импульс с выхода четвертого формирователя 41, пройдя через первую схему 29 ИЛИ, подтверждает прежнее состояние первого триггера 30. Вычислитель 11 через блок 10 сопряжения с помощью регистратора 12 отображает информацию от окончания цикла предварительной установки устройства. На цикле предварительной установки информации с выходов гГерво- го 34 и второго 35 счетчиков вычислителем 11 не используется.

В режим работы устройство переводится нажатием кнопки 25 пуска. Импульс с выхода второго формирователя 27 переводит первый триггер 30 в состояние, открывающее сигналом с его выхода блок 13 запрета. RS-триг- гер 28 переключается в соостояние, противоположное состоянию при цикле

установки, и сигнал об этом с его выхода через блок 10 сопряжения пос- тупает на вход вычислителя 11, Импульс с выхода второго формирователя 5 27, пройдя через вторую схему 31 ИЛИ, производит эффект, аналогичный им-f пульсу с выхода первого формирователя 26 на цикле установки. Дальнейшая работа блока 7 управления до момента

10 поступления импульса с выхода четвертого формирователя 41 полностью аналогична его работе на цикле предварительной установки. Поступление им-. пульса с выхода четвертого формиро- t5 вателя 41 через первую схему 29 ИЛИ

приводит к запираниго сигналом с выхот . да первого триггера 30 блока 13 запрета. Получение этого импульса вычислителем 11 через блок 10 сопряже- 20 НИН приводит к подключению к выходам коммутаторов 48-55 их вторых входов. В результате управления работой блоков 8 и 9 буферной памяти передается вычислителю 11, который с помощью 25 .коммутаторов 48-55 организует внутренний генератор блока 7 управления, служащий для воспроизведения информации, хранящейся в буферной памяти. Информация с выходов перво- 0 го 34 и второго 35 счетчиков исполь-. зуется вычислителем 11 для определения номеров ячеек блоков 8 и 9 буферной памяти с нулевыми адресами. Блок 10 сопряжения, структурная

5 схема которого приведена на фиг. 4, работает следующим образом.

После нажатия кнопки 25 пуска (как и после нажатия кнопки 24 установки) импульс, поступивший с выхода

второй схемы 31 ИЛИ блока 7 управле- ния, устанавливает счетчик 57 в нулевое состояние, а триггер 58 - в состояние, обеспечивакицее передачу на выход первого коммутатора 59 информа ции с его первого входа. При этом

код, хранящийся в счетчике 57, открывает вход второго коммутатора 60, с которого информация поступает на его выход. Число импульсов, поступивших

на второй вход счетчика 57, равно номеру информационного входа второго коммутатора 60, с которого информа- :ция поступает на его выход. Второй вход коммутатора 60 соединен с выхо5 дом сумматора 5 третий - с выходом арифметического блока 14 и т.д., а четвертый - с выходом арифметического блока 15. Поэтому до поступле131

ния на вход схемы 56 ИЛИ импульса с выхода третьего формирователя 40 блока 7 управления на выход второго коммутатора 60 будет поступать информация с выхода сумматора 5, а после его поступления - с выхода арифметического блока 14 и т.д. Поступление импульса с выхода четвертого формирователя 41 блока 7 управления на второй вход триггера 58 переводит последний в состояние, при котором на первый (управляющий) вход второго коммутатора 60 начиндет поступать информация с второго (информационного) входа коммутатора 59, т.е. с выхода вычислителя 11. На цикле предварительной установки устройства с помощью третьего коммутатора 61, управляемого по управляющему входу вычислителем 11, организуется связь выхода второго коммутатора 60 с ши- ,ной данных блока 7 управления, связанной с первыми (информационными) входами блоков 8 и 9 буферной памяти Такая же связь организуется и на режиме работы устройства до момента поступления импульса с выхода четвертого формирователя 41. После поступления этого импульса по команде вычислителя 11 организуется связь ее выхода с шиной данных блока 7 управления, связанной с первыми (информационными) входами блоков 8 и 9 буферной памяти.

Арифметические блоки 14 и 15, фукнциональные схемы которых приведены на фиг. 5, благодаря своей структуре и возможностям используемых в них узлов, при подаче на управляющие входы групп арифметико-логических схем 62 и 63, 64 и 65, 66 и 67 соответствующих управляющих потенциалов с помощью переключателей 22 и 23 могут выполнять над входной информацией различные операции. Так, например, с их помощью может осуществляться алгебраическое суммирование, пропуск информации с одного из информационных входов на выход и т.п.

В случае анализа погрешности двухступенчатой передачи звено, содержащее управляемую линию 17 задержки и арифметический блок 15, служит, как и в описанном случае, для подавления одной из периодических составляющих кинематической погрешности.

0

5

0

790214

Ф ормула изобретения

Устройство для контроля кинематической погрешности зубчатых передач, содержащее датчики углов поворота 5 начального и конечного звеньев контролируемой зубчатой передачи, блок измерения кинематической погрешности, первый вход которого соединен с выходом датчика начального звена, второй вход -- с вькодом датчика конечного звена, сумматор, блок синхрониза- , первый вход которого подключен к выходу датчика начального звена, второй вход - к выходу датчика конечного звена, блок управления, первый выход которого соединен с третьим входом блока синхронизации, первый и второй входы блока управления связаны соответственно с первым и вторым выходами блока синхронизации, два блока буферной памяти, первый, второй и третий входы каждого из которых соединены соответственно со вторым, третьим, четвертым, пятым,. шестым и седьмым выходами блока управления, выходы первого и второго блока буф|ерной памяти соединены соответственно с первым и вторым входами сумматора, блок сопряжения, первый вход которого соединен с восьмым выходом блока управления, второй вход - с выходом сумматора, первый выход - с третьим входом блока управления, вычислитель, вход которого 5 связан со вторым вькодом блока сопряжения, выход - с третьим входом блока сопряжения, и регистратор, вход которого подключен к четвертому выходу блока сопряжения, выход - к

П

четвертому входу последнего, о т - л и ч а ю щ е е с я тем, что, с целью повышения производительности контроля, оно снабжено блоком запрета., первый вход которого связан с выходом блока измерения кинематической погрешности, второй вход - с де- вятьм выходом блока управления, выход блока запрета - с третьим входом сумматора, двумя арифметическими

блоками, соединенньми последовательно, первый вход одного из которых соединен с выходом сумматора, вторые входы каждого из арифметических блоков соединены соответственно с деся5 тым и одиннадцатым выходами блока управления, двумя линиями задержки, первые и вторые входы каждой из которых подключены соответственно к

0

5

15 1237902,6

двенадцатому, тринадцатому, четырнад- задержки связаны с третьими входами

первого и второго арифметических блоков, а выходы первого и второго арифметических блоков соединены соцатому и пятнадцатому выходам блока управления, третий вход первой линии задержки соединен с выходом сумматора, третий вход второй линии задерж- ответственно с пятым и шее - ки - с выходом первого арифметическо- тым входами блока. сопряже - го блока, выходы каждой из линий ния.

fpue.J

Изобретение относится к средствам контроля зубчатых колес и передачи и позволяет уменьшить время обработки поступающей информации о кинематической погрешности зубчатой передачи и отдельных ее звеньев за счет того, что каждое, отдельное звено, содержащее арифметическое устройство и управляемую линию задержки, позволяет на его выходе исключить гармонические составляющие, частоты которых кратны частоте вращения одного из звеньев механизма и присутствующие на входе передачи. Изобретение позволяет получить оценки периодических составлякяцих кинематической погрешности и их спектров по результатам измерения кинематической погрешности за время, существенно меньшее времени, за которое происходит период полного цикла пересопряжения элементов зубчатого механизма. 5 ил. i W to со CD

L,...

Редактор Н.Киштулинец

Составитель Б.Афонский Техред Л.Олейник

Заказ 3277/41

Тираж 670Подписное

ВНИИПИ Государственного комитет СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

сриг.б

Корректор О.Луговая