Устройство для преобразования кодов с одного языка на другой Советский патент 1986 года по МПК G06F17/27 

Изобретение относится к вычислиельной технике и может быть использовано в системах непосредственной еализации языков высокого уровня, аппаратурных трансляторах, а также в системах с диалоговым режимом разработки, отладки и выполнения программ, эмуляторах и интерпретаторах.

Цель Изобретения - сокращение оборудования.

На чертеже представлена схема предлагаемого устройства.

На чертеже приняты следующие обозначения: блок 1 памяти, группа 2 блоков памяти, регистр 3 адреса, регистр 4 выдачи, коммутатор 5 адреса, мультиплексор 6, триггер 7, генератор 8 тактовых импульсов, одно- вибратор 9, эле;менты 10 и 11 задержки, информационный вход 12, вход 13 пуска устройства, вход 14 условий и выход 15 устройства.

Группа 2 блоков памяти предназначена для хранения информации об отдельных слогах выходных слов. Хранение слогов выходных слов в отдельных блоках памяти позволяет облегчить процесс адаптации к новым входным алгоритмическим языкам, поскольку вьпсодной язык (слова выходного языка) хранятся в виде объектов - кластеров, прёдставлякмдих собой некоторый абстрактный тип данных.Тем самым в устройстве реализуется ортогональный двухуровневый, двухканальный) процесс управления преобразованием. В первом канале происходит управление адресами, во втором - непосредственно формирование выходных слов из от- дельных слогов.

. Мультиплексор 6 предназначен для формирования значения модифицируемого разряда адреса очередного адресно- го слова и реализует следующую логическую функцию:

y,« Xja+y,z,...x, z, где у,, - выходной сигнал мультиплексора 6;.

X, - конъюнкция of,, oZj соответствующая коду с выхода блока I памяти (кода условий преобразования) , разрешающему про хожйёнйе; модифицируемого адресного разряда а без изменений;; :

Х 2 л, ei д .. «Ы X j (Xi-Oij, . . .Ot } Х

S,ot,t ,(it, ,.л - конъюнкции, соответствующие кодам, определяющим прохожде1238104 . 1

ние на выход мультиплексора 6 одного из сигналов условий преобразования

ч

5

0

5

0

5

0

5

0

5

. .. z, с входа 14 условий. Коммутатор 5 адреса предназначен для коммутации или первого адресного слова, соответствующего процессу преобразования поступивщего входного слова, или очередного адресного слова.

Работа устройства состоит в следующем.

В исходном состоянии злементы памяти устройства находятся в нулевом состоянии. Начало работы устройства происходит при поступлении на вход 13 устройства сигнала пуска. Данный сигнал поступает на единичный вход триггера 7 и устанавливает его в единичное состояние. Сигнал логической единицы с выхода триггера 7 раз- рещает прохождение с входа 12 входного слова для его преобразования в некоторое множество слов выходного языка. Входное слово через .коммутатор 5 поступает на вход регистра 3 адреса и по концу первого тактового импульса заносится в регистр 3 адреса. Тем самым формируется адрес первого адресного слова в блоке 1 п.амя- ти. Б соответствии с адресом слова, находящегося в регистре 3 адреса, по первому тактовому импульсу с блока 1 памяти считьшаются адреса слогов первого выходного слова (при реалн- зации режима Один в несколько) . По тактовому импульсу выхода генератора 8 по данным адресам проводится выборка информации из группы 2 блоков памяти. И по этому же тактовому импульсу, задержанному на элементе 11 задержки, выбранная информация в ыход- lioro слова заносится в регистр 4 вы- дачи и с его выхода поступает на вы-j ход 15 устройства.

Очередное выходное слово может быть или выходным словом линейной последовательности слов, или его адрес зависит от некоторых условий, определякнцих процесс преобразования. Кроме того, возможен режим преобразования Один к одному,в котором каждому входному слову соответствует одно вьпсодное слово. При реализации этого режима одновременно с вьщачей адресов слогов выходного слова вьща- ется метка - признак окончания преобразования с выхода блока 1 памяти. Данная метка - признак поступает на вход одновибратора 9, на выходе ко

торого формируется импульс, обнуляющий триггер 7, тем самым устройство готово к приему очередного входного слова. Если очередное выходное слово является выходным словом линейной последовательности, то с выхода блок I памяти на вход коммутатора 5 адрес поступает код очередного адресного слова, которое производит выборку и формирование очередного выходного слова аналогично указанному. Если очередное выходное слово является словом, после которого процесс преобразования идет по одному из возможных путей, определяемому некоторыми условиями, то с вькода блока 1 памяти на вход мультиплексора 6 поступает код условия преобразования (его .постоянная - немодифицируемая часть) С выхода блока 1 памяти поступает также модифицируемый разряд. Код проверяемого условия преобразования на мультиплексоре 6 промодифицирован условиями, поступающими с входа 14 условий. Если проверяемое условие изменяет (промодифицирует) разряд, то на выходе мультиплексора 6 присутствует сигнал логической едини- ць1, который дополняет адрес очередного адресного слова и тем самым изменяет ветвь преобразования. Сформированный образом код очередного адреса поступает через коммутатор 5 адреса на регистр 3 адресаJ и устройство продолжает функционирование. С выдачей адресов слогов последнего выходного слова с выхода блока I памяти вьщается метка - признак окончания преобразования. Данная метка через одиовибратор 9 обнуляет триггер 7 и запрещает тем самым генерацию импульсов. Устройств готово к приему очередного входного слова.

Формула изобретения

Устройство для преобразования кодов, с одного языка на другой, содержащее блок памяти, адресный вход которого соединен с выходом регистра адреса, триггер, группу блоков па- .

10

15

20

5

5

0

5

0

мяти, регистр вьщачи, генератор тактовых импульсов , первый выход которого соединен с синхронизирующим входом регистра адреса, единичный вход триггера является входом пуска устройства, единичный выход триггера подключен к входу генератора тактовых импульсов, выходы блоков памяти группы подключены соответственно к информационным входам регистра выдачи, выход которого является выходом устройства, отличающееся тем, что, с целью сокращения оборудования, оно содержит два элемента задержки, одновибратор, коммутатор адреса и мультиплексор, выход которого и выход -немодифицируемых разрядов адреса блока памяти соединены с первым информационным входом коммутатора адреса, второй информационный вход которого является информационным входом устройства, выход коммутатора адреса соединен с информационным входом регистра адреса, вход условий устройства соединен с первым информационньм входом мультиплексо- :ра, второй информационный вход которого подключен к выходу модифицируемого разряда адреса блока памяти, выход кода условий которого соединен с разрешающим входом мультиплек- сора, выход адресов слогов блока памяти соединен с адресными входами блоков памяти группы, синхронизирующие входы которых и вход первого элемента задержки соединены с вторым выходом генератора тактовых импульсов, выход первого элемента задержки подключен к синхронизирующему входу регистра вьодачи, вход второго элемента задержки соединен с первым выходом генератора тактовых импульсов, а выход.подключен к синхронизирующему блока памяти, выход признака конца преобразования блока памяти соединен с запрещающим входом коммутатора адреса и с входом одновибрато- ра, выход которого подключен к нулевому входу триггера, единичный выход которого соединен с разрешающим входом коммутатора.

Изобретение относится к вычислительной технике. Целью изобретения является сокращение оборудования. Устройство содержит блок 1 памяти, группу 2 блоков памяти, регистр 3 адреса, регистр 4 вьвдачи, коммутатор 5 адреса, мультиплексор 6, триггер 7, генератор 8 тактовое импульсов, одновибратор 9, элементы 10, 11 задержки , информадионный вход 12, вход 13 пуска устройства, вход 14 условий и выход 15 устрЬй- ства. 1 ил. (Л