Формирователь сигналов считывания Советский патент 1986 года по МПК G11C7/00 G11C11/409 

Изобретение относится к вычислительной технике и может быть использовано при создании полупроводниковых интегральных схем памяти.

.Целью изобретения является упрощение схемы и снижение потребляемой мощности при сохранении высокого быстродействия при считывании информации с запоминаюндих ячеек.

На чертеже представлена принципиальная схема формирователя сигналов считывания.

Формирователь содержит первый 1 и вто- .рой 2 ключевые транзисторы, Змиттеры которых подключены к первой 3 и второй 4 разрядным шинам соответственно, а коллекторы являются нулевым 5 и единичным б контрольными выходами формирователя, источник тока, состояП1Ии из третьего ключевого транзистора 7 и первого резистора 8, зыиод ico i oporo подключен к обн1ей 9, а второй - к эмиттеру третьего ключевого транзистора 7, база которого является Входом 10 для подключения ис- .-оииика опорного напряжения. Коллектор : лдключеи к первому выводу второго резис- гора И, базы транзисторов I и 2 объе- .иптспы и подключены к коллектору транзистора 7, база стабилиэируюш.его транзистора 12 является управляющим входом 13 формирователя, коллектор его подключен к шипе питания 14, а эмиттер соединен с кол- . leKTOpOM первот о усилительного транзистора 15. Эмиггопы первого 15 и второго 6 уси- . 1нте. 1ьных транзисторов соединены и подключены к глорому выводу резистора II, ко..члектор второго усилительного транзистора 16 подключен к шине питания 14, ре- зчгтор 17 подключен одним выводом к шине питания 14, а вторым -- к базам транзисторов 15 и 16.

Формирователь работает следующим образом.

При подаче на управляющий вход 13 напряжения шины питания 14 транзистор 15 находится на границе пасыт,ения и его боль- njoH базовый ток вызывает падение напряжения на резисторе 17, равное URI з:Икэи, где Ик.11 напряжение коллектор-эмиттер насьпнеппого транзистора. Это происходит, так как контур база-эмиттер транзистора 12, коллектор-змиттер транзистора 15 и контур база -эмиттер транзистора 16, резистор 7 включены параллельно, а падение на1фяжения на переходах база-эмиттер различных транзисторов в интегральной технологии выдерживается достаточно одинакоВ Ь М.

Таким образом, в точке соединения эмиттеров транзисторов 15 и 16 сформирован потенциал, равный Еч - И,, - Икэи, где Ей -- напряжение щины питания 15; И„ - напряжение на переходах база-эмиттер транзисторов.

0

5

0

5

0

5

5

0

5

Для обеспечения оптимального уровня Еп - 1,75Ио на базах транзисторов и 2

недостающее падение потенциала, равное 0,75И„- Икж, формируется на резисторе 11 за счет протекания по нему тока источника тока на транзисторе 7 и резисторе 8, получаюплем опорное напряжение с входа 10.

В результате один из транзисторов 1 или 2 открывается соответственно состоянию разрядных шин 3 и 4, и, таким образом информация о состоянии разрядных щин 3 и 4 передается на контрольные выходы 5 и 6.

Снижение напряжения на управляющем входе 13, моделирующем спижепие потенциала строки за счет уменьшения коэф фини- ента усиления транзисторов в диапазоне рабочих температур, изменения разброса коэффициента усиления в технологическом процессе и изменения тока, протекающего меррз строку в диапазоне рабочих температур, передается за счет изменения базового тока транзистора 15 иа резистор 17 и изменяет потенциал точки соедине1 ия эмиттеров трая зисторов 15 и 16.

Уровень считывания понижается на такую же величину, что и управляющий вход 13 и остается оптимальным с точки зрения быстродействия при считывании.

Формула изобретения

Формирователь сигналов считывания, со- держапшй первый, второй, третий ключевые транзисторы, стабилизируюпщй транзистор. первый и второй резисторы, причем эмиттеры первого.и второго кл очевых тоанзис- торов являются информационными вхо.чами формирователя, выхо.а ами которого являются коллекторы первого и второго к. почевых транзисторов, один выво.д первого резистора подключен к типе- нулевого потенциала, а другой вывод - к эмиттеру третьего ключевого транзистора, база которого подключена к шине опорного напряжения, а коллектор - к одному выводу второго резистора, коллектор стабилизи- рующе1 о транзистора соединен с шиной питания, а база является управляющим входом формирователя, отличающийся гс , что, с целью упрощения формирователя и снижения гштребляемой им мощности, в него введены первый и второй усилительные транзисторы и третий резистор, один вывод которого подключен к шине питания, а другой - к базам усилительных транзисторов, эмиттеры которых соединены с другим выводом второго резистора, коллектор второго усилительного транзистора подключен к П1ине питания, коллектор первого усилительного транзистора соединен с эмиттером стабилизирующего транзистора, базы первого и второго ключевых транзисторов подключены к коллектору третьего ключевого транзистора.

./

Изобретение относится к области вычислительной техники и может быть использовано при создании полупроводниковых интегральных схем памяти. Цель изобретения - упрощение формирователя сигналов считывания и снижение потребляемой им мощности при сохранении высокого быстродействия при считывании информации с запоминающих ячеек. Формирователь содержит ключевые транзисторы, резисторы, стабилизирующий транзистор, усилительные транзисторы, разрядные щины. Снижение потребляемой мощности осуществляется за счет оптимизации уровня считываемого сигнала. 1 ил. оо ОС 01 ГчЭ