Преобразователь двоичного кода во временной интервал Советский патент 1988 года по МПК H03M1/82 

ф 4ib

4 СО

I Изобретение относится к автоматике и вычислительной технике и может быть использовано, например, в программируемых контрольно-измерительных уст- ройствах.

Цель изобретения - расширение, области применения за счет возможности изменения дискретности преобразования.

На чертеже представлена структурная электрическая схема преобразователя.

Преобразователь содержит генератор 1 тактовой частоты, делитель 2 частоты, счетчик 3 импульсов, элемент И-НЕ 4, элемент И-НЕ 5, элемент И-НЕ 6,-. блок 7 сравнения, регистр 8, коммутатор 9, выполненный на элементе И-НЕ 10, мультиплексоре 11, элементе И-НЕ 12, триггерах 13 и 14, элементе И-НЕ 15, а также шины 16 и 17 установки дискретности, шины 18 входного кода, шину 19 пуска и выходную шину 20.

Устройство работает следующим образом.

В исходном состоянии делитель частоты 2, счетчик 3, и триггеры 13 и 14 обнулены, на шине 17 присутствует сигнал логического нуля, управляющие входы мультиплексора 11 подключены к шинам 16, на которых присутствуют сигналы, соответствующие выбранной позиции мультиплексора 11, элемент 10 закрыт нулевым уровнем с выхода триггера 14, счетчик 3 подготовлен к работе в режиме прямого счета посредством поступающего на его вход сиг- нала с выхода -элемента 12, в регистр 8 по шине 18 введен преобразуемый код.

В момент поступления сигнала пуск на вход 19 срабатывает триггер 14, на втором входе элемента 10 появляется разрешающий сигнал и импульсы с выхода генератора 1 начинают поступать на вход делителя частоты 2. На его выходе образуется последователь- ность импульсов с периодом Т1,, а на

промежуточных выходах с перио/|ами Т2

qio грт и 1- , ..., 1/.

На выход мультиплексора 11 поступает только одна из выбранных последовательностей импульсов с периодом Т2. Однако, далее на выход элемента 6 и выход-элемента 12 импульсы не проходят, поскольку элемент 6 закрыт по

второму входу потенциалом с прямого выхода триггера 13, а элемент 12 закрыт одновременно по двум входам потенциалами с выхода триггера 13 и шины 17.

В то же время на второй вход элемента 4 подан разрешающий сигнал с инверсного триггера 13. Последовательность импульсов с периодом Т1 поступает через элемент 5 на вход прямого счета счетчика 3.

При достижении момента, когда текущее состояние счетчика 3 совпадет с установленным кодом на регистре 8, на выходе блока совпадения 7 вырабатывается сигнал, от которого триггер 13 переключается в состояние 1.

Изменение состояния триггера 13 влечет за собой запирание элемента 4 и отпирание элемента 6. Изменения состояния на выходах элементов 12 и 15 при этом не происходит.

Поступление импульсов с периодом Т1 с выхода делителя частоты 2 прекратится, и на вход прямого счета счетчика 3 будут продолжать поступат импульсы, но уже с выхода мультиплексора 11 с другим периодом следования. При переполнении счетчика 3 сигналом с его выхода триггер 14 переключится в исходное состояние. На этом цикл преобразования заканчивается. Временной интервал, полученный в результате преобразования на выходной щине 20,

Тц, N-T1 + (2 - N)-T2 + + N(T1 - Т2), где N - числовой эквивалент двоичногр кода;

К - количество разрядов счетчи- ка 3J

Т1 - период следования импульсов

на выходе делителя частоты 2

Т2 - период следования импульсов на- выходе мультиплексора 11.

Ближайшее значение временного интервала при смене преобразуемого код равно:

TN, 2 -12 + (М + 1)(Т1 - Т2).

Величина дискрета равна р&зности

N-H

- TN Т1 -12. Например, N

300, Т1 1 с, Т2 0,25 с, К 10 Т 300 81 с. Т,о, 481 ,75 с Т„, - Т-„ 481,75 - 481 0,75с

Т1 - Т2. )

Дискретность временных интервалов, получаемых на выходе преобразователя, может быть изменена посредством установки до начала преобразования на шинах 16 соответствующих управляющих сигналов, В зависимости от их комбинации может быть выбрано конкретнее значение периода Т2 (Т2 ..., 12) на выходе мультиплексора 11, т.е. возможЕ а установка выбранной величины дискрета Т1 - Т2 из набора Т1 -Т2 Т1 - Т2, ..., Т1 - Т2, При этом, работа преобразователя происходит по рассмотренному алгоритму.

Для получения других возможных значений дискретности используется установочный вход 17, для чего на него подается сигнал логической 1,

В этом случае изменяется алгоритм работы преобразователя, В исходном . состоянии даже при наличии сигнала 1 на шинах 17 состояние выходов элементов 12 и 15 остается прежним.

Следовательно, после поступления сигнала Пуск на шину 19 работа преобразователя происходит.в рассмотрен

В этом случае пременной интервал T,j N -Tl + (N + 1)Т2 TN,, (N + 1)T1 + (N + 2)T2 Tf4 + , - TN T1 + T2 .

I

Здесь также розможна установка выбранной дискрет11ост1-г из набора Т1 + Т2, Т1 + Т2 ,.. Т1 + Т2 путем подачи управляюишх сигналов ira ryль- типлексор 11 по шинам 16.

Формула изобретения

Преобразователь двоичного кода во временной интервал, содержа1дий генератор тактовой частоты, счетчик импульсов, выходы разрядов которого соответственно соединены с первыми входами блока сравнения, вторые входы которого соединены с соответству- ющими выходами регистра, входы которого являются соответствующими ши

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в программируемых контрольно-измерительных системах. Цель изобретения - расширение области применения за счет возможности изменения дискретности преобразования. Преобразователь содержит генератор тактовой частоты 1, делитель частоты 2, счетчик 3 импульсов, элементы И-НЕ 4, 5, 6, блок сравнения .7, регистр 8, коммутатор 9, включающий мультиплексор 11, триггеры 13, 14 и элементы И-НЕ 10, 12, 15, шины установки дискретности 16, 17, шины входного кода 18, шину 19 пуска и выходную шину 20. В преобразователе дискретность временных интервалов, получаемых на выходе, изменяется посредством установки до начала преобразования на шине установки дискретности 16 управляющих сигналов. При этом при отсутствии сигнала на шине 17 набор дискретных значений равен разности периода тактовой частоты на выходе делителя частоты и промежуточных значений тактовой частоты, а при наличии сигнала на шине 17 возможно получение набора дискретных значений, равных сумме периода тактовой частоты на выходе делителя частоты и промежуточных значений тактовой частоты делителя. 1 ил. е сл

ном порядке. На вход прямого счета 25 нами входного кода, коммутатор и пер- счетчика 3 поступают импульсы с выхода делителя частоты 2 с периодом Т1. В момент совпадения кода на выходах счетчика 3 с установленным кодом в регистре 8 триггер 13 переключается ЗО преобразования, в него введены деливый и второй элементы И-НЕ, отличающийся тем, что, с целью расширения области применения за счет возможности изменения дискретности

в состояние 1, На объединенные вхр,- ды элементов 12 и 15 с прямого выхода триггера 13 поступает 1, в результате чего выход элемента 15 изменяет свое состояние из 1 в О, а элемент 12 получает разрешение для прохождения через него импульсов с выхода мультиплексора 11, поскольку два.других его входа находятся в состоянии 1, Сигнал логического О с выхода элемента 15 поступает на вход элемента 5 и запрещает прохождение импульсов как с выходаэлемента 4, так и с выхода.элемента 6. На входе прямого счета счетчика 3 устанавливается единичный сигнал, переводя тем самым работу счетчика 3 в режим обратного счета. Последовательность импульсов с вьгхода мультиплек сора 11 с периодом Т2 через элемент 12 начинает поступать на вход обратного счета счетчика 3. Количество поступающих импульсов вычитается из числа ранее накопленных импульсов с периодом Т1 до наступления момента, когда счетчик 3 достигнет ио одного состояния, в результате чего триггер 14 переходит в угсходное состояние и останавливает работу преобразователя.

нами входного кода, коммутатор и пер- преобразования, в него введены деливый и второй элементы И-НЕ, отличающийся тем, что, с целью расширения области применения за счет возможности изменения дискретности

5

0

тель частоты, третий элемент И-НЕ, а коммутатор выполнен на первом и втором триггерах, первом, втором и третьем элементах И-НЕ и мультиплексоре, информационные гходы которого подключены к соответствующим первым выходам делителя частоты, вход которого соединен с вьгходом первого элемента И-НЕ коммутатора, первый вход которого подключен к выходу генератора тактовой частоты, а второй вход соединен с выходом первого триггера и является выходной ишной, при этом второй выход делителя частоты соединен с первым входом первого элемента И-НЕ, второй вход которого соединен с инверсным выходом второго триггера, а выход подключен к первому входу третьего элемента И-НЕ, выход которого соединен с входом прямого счета счетчика импульсов, выход переполнения которого подключен к первй- му входу первого триггера, а вход обратного счета - к выходу второго е элемента И-НЕ коммутатора, первый вход которого объединен с первым входом ..третьего элемента И-НЕ комму- таторй и является первой шиной установки дискретности, второй вход объе5

0

14449526

динен с первым входом второго эле-ответствующими вторыми шинами устамента И-НЕ и вторым входом третьегоновки дискретности, причем второй и

элемента И-НЕ коммутатора и подклю-третий входы третьего элемента И-НЕ

чен к прямому вых оду второго тригге- -соответственно соединены с выходом .

ра, а третий вход второго элементатретьего элемента И-НЕ коммутатора

Й-НЕ коммутатора объединен с вторыми выходом второго элемента И-НЕ, вывходом второго элемента И-НЕ и под-ход блока сравнения подключен к вхокшочен к выходу мультиплексора, уп-Ду второго триггера, а второй вход

равяяющие входы которого являются со-юпервого триггера является шиной пуска.