Устройство для моделирования деятельности человека-оператора Советский патент 1986 года по МПК G06N7/08 

t .1

Изобретение относится к вычислительной технике, в частности к устг- ойствам для моделирования деятельости человека-оператора системы че- овек - машина.

Цель изобретения - расширение функциональных возможностей устройства путем определения вероятности- своевременной и безошибочной работы оператора,

На чертеже представлена схема уст ройства.

Устройство для моделирования деятельности человека оператора содержит блок 1 памяти, второй элемент ИЛИ 2, регистр 3 памяти, третий элемент ИЛИ 4, первый 5, второй 6 и третий 7 элементы задержки, генера тор 8 импульсов, со случайной длительностью, генератор. 9 равномерно распределенных случайных чисел, диф- фферендирующий элемент 10, преоб- разователь 11 временной интервал - код сумматор 12, первую схему 13, сравнения, счетчик 14 правильно . полненных операдий, вторую схему 15, сравнения, первый элемент ИЛИ 16, счетчик 17 выполненных операций, счетчик 18 ошибок, третью схему 19 сравнения-, б лок 20 регистрации, триггер. 21, элемент И 22, счетчик 23 числа безошибочных и своевременных реализаций, четвертую схему 24 сравнения, регистр - 25 и вход 26 запуска устройства.

S

Бло к 1 памяти разделен на дзе зоны, причем в первой его зоне хранятся значения математического ожидания среднеквадратического отклонения времени выполнения каждого типа эле- ментарн.ых операций алгоритма. Данные значения разме щены в порядке следо- вания операций при- выполнении алгоритма управления. Во второй .зоне рас полагаются значения вероятности безошибочного выполнения соответствую-, щего типа элементарных операций алгоритма -Р- , которые позволяют модели ровать безошибочность и продолжитель ность действий оператора с учетом компоновки пульта управления и панели индикации соответствующими органами. Эти параметры характеризуют операционную составляющую, а порядок их следования в соответствии с оче редностью выполнения элементарных операдий управляющую составляющую

41254 .

моделируемого алгоритма деятельности. ,

Регистр 3 осуществляет хранение н выдачу на первый выход значения

5 математического ожидания и дисперсии времени выполнения каждого типа элементарных операций алгоритма, а на второй выход - значение Р; соответствующих типов элементарных операций.

О Генератор 8 импульсов со случай- нрй длительностью осуществляет рас пределение по необходимому закону параметров, выдаваемых блоком памяти. Питание -на генераторы 8, 9 подает 5 ся по сигналу, запускающему устройство, цепи подачи питания по схеме устройства не показаны.

Элемент 10 выделяет импульс начала, и импульс окончания импульсов, сфор20 мированных генератором 8, для дальнейшего преоб.разования отрезка време ни в код в преобразователе 11.

Сумматор 12 осуществляет суммирование всех значений временных интер25 валов выполнения операций как за одну, так и за все операции алгоритма- и за все успешные его реализации. При этом если при выполнении алгоритма оператором допущена ошибка,

30 т„е.. алгоритм не выполнен, значения всех предыдущих до данной одерации временных затрат стираются и с безошибочными реализациями не суммируются,

35 В схеме 13 сравнения при поступлении от элемента 10 импульса Конец производится сравнение случайного числа X,,; , .выработанного ранее по ко- манде с выхода третьего элемента 7 :

40 задержки.генератором 9, со значением вероятности безошибочного выполнения операции данного типа Р; , переписан- кого в схему сравнения с регистра 3. В результате сравнения этих чисел- 4S определяется безошибочность выполнения текущей операции алгоритма. Если X f,; Р,- 5 то операция считается выполне-нной правильно, в против.ном случае засчитывается ошибка. На этом 5) моделирование данной реализации яре-, кращается. Подачей сигнала на второй вход блока 1 памяти обеспечивается моделирование очередной реализации с первой операции алгоритма.

Счетчик 14 подсчитывает число Е прави,пьно выполненных операций для дальнейшего сравнения на схеме 15 сравнения с числом операций, содер31

жащихся в алгоритме управления, что позволяет определить момент -завершения выполнения задачи управления оператором и переход к новой реализации. Число операций моделируемого алгоритма устанавливается во второй схеме 15 сравнения перед началом моделирования.

Счетчик 17 подсчитывает число п . проведенных реализаций как успешных, так и ошибочных дпя сравнения в схе-- ме 19 сравнения с требуемым числом реализаций. Это число записывается в схему 19 сравнения также перед началом моделирования и определяется исходя из требуемой точности результатов моделирования.

Счетчик 18 подсчитывает число оши бок, допущенных при выполнении алгоритма, что соответствует числу успешных: реализаций, т.е. попыток вы вьтолнения алгоритма.

Блок 20 регистрирует по окончании моделирования число безуспеп-ных попыток выполнения алгоритма (п.е.), т.е содержимое счетчика 18., а также значение общего времени ;Дй;-.м ирования всех успешных реализаций алгоритма, т.е. содержимое сумматора 12.

Триггер 21 управляет включением и выключением устройства.

Счетчик 23 подсчитывает число m безошибочных и своевременных реализаций алгоритма.

Схема 24 сравнения производит срав нениге времени, затраченного на реализацию правильно выполненного алгоритма, с нормативным временем, отводимым на эту реализацию максимально допустимыми} и постзшающим с регист- pa 25. Это время записывается в регистр 25 перед началом моделирования.

Устройство функционирует следующим образом..

После подачи на вход 26 запуска устройства сигнала Пуск, включаются генераторы 8 и 9, первый из которых подготавливается к формированию последовательности импульсов случайного числа, а второй - к генерации случайных равномерно распределенных чисел. Кроме того, импульс запуска через элемент ИЛИ 4 поступает на первый элемент 5 задержки, время задержки которого устанавлива-, ется в зависимости от выхода на за- данный режим работы генераторов 8

254 . . 4 и 9. После поступления сигнала с первого элемента 5 задержки на первый вход разрешения считывания блок 1 памяти производится -считывание даных из обеих зон в регистр 3 дпя моделирования выполнения первой операции. Кроме.того, сигнал с элемента 5 задержки поступает на второй элемент 6 задержки, время задержки которого выбирается исходя из прдолжительности перезаписи информации из блока 1 в регистр 3. Сигнал с выхода второго элемента 6 задержки поступает на вход третьего элемента 7 задержки и на первый вход разрешения считывания регистра 3. По .этому сигналу осуществляется перезапись значений параметров моде.- лируемой операции М, б, Р; в генератор 8 и первую схему 13 сравнения соответственно. Генератор 8 начинает формирование случайной последовательности импульсов, которые поступают на вход элемента 10. Величина задержки времени элемента 7 обеспечивает надежное считывание информации из регистра 3. При поступлении сигнала с выхода элемента 7 на установочный вход регистра 3 производится обнуление регистров.

Сигнал Начало с элемента 10 поступает на первьй вход преобразователя 11 временной интервал - код, а сигнал Конец - на второй его вход, формируя код продолжительности временного интервала. Одновременно сигнал Конец дает команду на сравнение в первой схеме 13 сравнения. В ней сравнивается равномерно распределенное число Х,, со значением вероятности безошибочного выполнения операции Р; данного типа. Если Р , операция считается выполненной безошибочно и импульс с второго выхода схемы 13 сравнения поступает на первый вход элемента И 22. При наличии сигнала на втором входе элемента И 22, т.е. если не все операции алгоритма выполнены, происходит подача этого сигнала на первый вход элемента ИЛИ 4 и весь цикл работы устройства, но уже дпя моделирования второй операции алгоритма, повторяется. Кроме того, импульс с выхода схемы 13 сравнения поступает на вход счетчика 14 и на второй информационный вход сумматора 12 Сумматор состоит из двух блоков: в

первом подсчитывается время моделирования текущей реализации, а во втором - время предыдущих, успешно вы- , полненных реализаций. Если реализация заверщена успешно то ее моделирование суммируется С содержимым второго блока, а также осуществляется его пег резапись через дополнительный выход сумматора в четвертую схему 24 срав- нения за счет появления сигнала на его втором установочном входе. В противном случае, т.е. при неуспешной реализации, сигнал на первом.установочном входе сумматора обнуляет содер жимое первого блока и на дополнитедь- ном выходе сумма тора никакой информации нет. С выхода счетчика 14 число успешных операций поступает в схему

15сравнения t первого выхода кото- рой снимается постоянный единичный сигнал до тех пор, пока не будут выполнены все операции алгоритма управления . Когда все операции алгорит-

ма вьтолнены успешно, единичный им- пульс с второго выхода схемы 15 сравнения поступает через второй вход элемента ИЛИ 16 на счетчик 17 подсчета общего числа реализаций. Одновременно сигнал с выхода элемента ИЛИ

16поступает на установочный вход счетчик 14 и обнуляет его содержимое подготовив его тем самым к подсчету числа успешных операций в очередной реализации. С второго выхода схемы сравнения единичный импульс, кроме того, поступает на вход регистра 25, осуществляя перезапись информации из него в схему 24 для дальнейшего срав- нения значений времени (затраченного на реализацию правильно выполненного алгоритма и нормативного, отводимого на эту реализацию, максимально допустимого) Тд. В том случае, если при сравнении временных значений в схеме 24 выполняется условие т.е. имитируется своевременное выполнение, тогда с выхода схемы 24 сравнения сигнал поступает в счетчик

23 для подсчета числа безошибочных и своевременных реализаций алгоритма. Сигнал с выхода элемента ИЛИ 16 поступает на вход счетчика 14,обнуляет его содержимое, подготовив его

тем самым к подсчету числа успешных операций в очередной реализации.

С выхода 19 сравнения через первый вход элемента ИЛИ 2 на второй вход разрешения считывания регистра 3 поступает команда до тех лор, пока не будет произведено тр :-:-- буемое число реализаций

Если при сравнении значений в схеме 13 сравнения PJ , операция считается невыполненной, В этом .случае сигнал с первого выхода схемы 13 сравнения поступает на счетчик 18 для подсчета чи сла безуспешных реализаций, ча первый вход элемента ИЛИ 16 для подсчета общего числа реализаций в счетчике 17 и обнуления счетчика 14 для подготовки его к новой реализации сигналом с выхода элемента 16 ИЛИ на установочный вход счетчика 14. Кроме того, сигнал на первом установочном входе сумматора 2 обнуляет содержи1 юе первого блока вр.емени сумматора. Сигнал с-пер вого .выхода схемы13 сравнения поступает на второй вход разрешения считывания блока 1 памяти и обеспечивает выдачу регистру 3 данных первой операции для моделирования очередной реализации.

. . Когда чидло реализаций алгоритма ип достигает требуемого, сигнал со второго выхода схемы 19 сравнения поступает на установочньй вход ка 18 ДД1Я считывания информации в блок 20 регистрации, .а также на вход считыЕ1ания сумматора 12, по сигналу которого суммарное время моделирования всех успешных реализаций переписывается в блок 2, регистрации, а сигналом с первого выхода схемы 19. сравнения триггер 21 переводится, в исходное положение. Статические характеристики вычисляются по показаниям счетчиков 14, 17, 18.,23 и су/ ..- матора 12.

Формула изобрети,ния

Устройство для моделирований деятельности человека-оператора по авт. св.. № 1164726, о тличаю-- щ е е с я тем,, что, с целью расширения фуз кциональных возможностей устройства путб м определения вероятности безотказной и своевременной работы оператора, оно содержит, регистр., четвертзпо схему сравнения и счетчик числа безошибочных и свое- временньк реализаций, счетный вход которого подключен к выходу четвертой схемы сравнения, первый вход которой соединен с вторым выходом сумматора, а второй вход - с выходом

регистра, вход разрешения считывания ко торого подключен к второму выходу второй схемы сравнения.

Изобретение относится к вычислительной технике, в частности к устройствам для моделирования деятельности человека-оператора системы человек - машина и является усовершенствованием устройства по авт.св. № 1164726. Цель изобретения - расширение функциональных возможностей устройства за счет возможности определения вероятности своевременной и безошибочной работы оператора. Цель изобретения достигается за счет введения в известное устройство регист-. ра, схемы сравнения и счетчика числа безошибочных и своевременных реализаций с соответствзтощими функциональными связями между ними и известными блоками устройства. 1 ил. € t«№U IsD .4