Устройство для моделирования деятельности человека-оператора Советский патент 1988 года по МПК G06N7/08 

4

О9 tsd

сл

О1

ОО

Изобретение относится к вычислительной технике, в частности к устройствам для моделирования деятельности человека-оператора системы че

ловек-машина,, и может быть использовано для статистических исследований показателей качества операторской деятельности.

Цель изобретения - расширение фун сциональных возможностей устройства за счет моделирования выполнения сен- борных и сенсомоторных операций. : На чертеже представлена схема уст- ройства.

Устройство содержит блок 1 памяти : егистр 2 памяти, первый элемент ИЛИ 3, первый элемент 4 задержки, третий лемент ИЛИ 5, второй элемент 6 за- ержки, первый элемент И 7, седьмой лемент § задержки, четвертьш .эле- ИЛИ 9, второй элемент И 10, третий элемент 11 задержки, генератор 2 случайных импульсов, дифференци- |)ую1щй элемент 13, преобразоват ель J4 временной интервал - код, сумма- jrop 15 времени, генератор 16 случай- ых чисел, пятьй элемент РШИ 17,тре- 1|ий триггер 18, первую схему 19 срав- , второй триггер 20, третий эле- мент И 21, первьв счетчик 22 ошибок, (Седьмой элемент ИЛИ 23, второй счет- Чик 24 ошибок, четвертый элемент 25 задержки, регистр 26 числа повторе- Йий операций, пятую схему 27 сравне- и(ия, шестой элемент ИЛИ 28, счетчик 2J9 незавершенньЕх: реализаций алгорит- Ца, блок 30 регистрации, первый триггер 31 , регистр 32 установленного ко- х нчества реализаций алгоритма, четвер ilyro схему 33 сравнения, восьмой элемент 34 задержки5 счетчик 35 выполнявшихся реализаций, пятый элемент 36 задержки, второй элемент.ШШ 37, вторую схему 38 сравнения, регистр 39 количества операций алгоритма, шестой элемент 40 задержки, счетчик 41 выполненных операций, регистр 42 нормативного времени, девятый элемент 43 задержки, третью схему 44 сравнения, четвертый элемент И 45, счетчик 46 своевременно выполненных реализаций И счетчик 47 своевременно и безошибочно выполненных реализаций алгоритма.

Блок 1 памяти предназначен для хра нения характеристик элементарных операций алгоритма. Блок разделен на три зоны. В первой его зоне хранятся зна

Q 5

0 5 О 0

5

5

5

чения математического ожидания m. и среднеквадратического отклонения й времени выполнения каждой операции, причем данные значения размещены в порядке следования операций моделируемого алгоритма. Во второй зоне располагаются значения вероятности безошибочного выполнения соответствующей элементарной операции алгоритма PJ . Эти параметры позволяют моделировать безошибочность и продолжительность выполнения оператором алгоритма с учетом условий его деятельности и характеризуют оперативную составляющую данного алгоритма. В третьей зоне содержится признак элементарной операции; является ли она сенсо- моторной, т.е. моделирует действия оператора на органах управления, или сенсорной, т.е. моделирует действия по контролю за-состоянием органов индикации на пульте управления. Этот признак вводится в виде О для сен- сомоторной операции и 1 для сенс ор- ной операции. Порядок следования операций алгоритма совместно с признаком операции характеризуют управляющую составляющую моделируемого алгоритма.

Регистр 2 памяти осуществляет хра- нение характеристик очередной операции и выдачу значений математического ожидания и среднеквадратического Отклонения времени, выполнения очередной в генератор 12 временной последовательности, импульсов, значения вероятности безошибочного выполнения этой операции в схему сравнения и признака данной операции для управления триггером 20, т.е. для разрешен ия или запрещения повторений операций при появлении ошибки.

Генератор 12 случайных импульсов вырабатывает импульсы случайной длительности, зависящей от параметров необходимого закона распределения времени вьтолнения данной операции алгоритма, поступивших из регистра 2 памяти.

Дифференцирующий элемент 13 формирует импульсы, соответствующие на- чалу и окончанию импульсов генератора 12.

Преобразователь 14 временной интервал - код предназначен для формирования двоичного числа, соответствуг ющего интервалу времени , равному ппительности временной последователь31А32553

ности импульсов, формируемой генератором 12.

Сумматор 15 осуществляет запись значения времени последней выполненной операции t

-1 , суммирует значения временных интервалов выполнения всех смоделированных операций текущей реаi-t

а также сум5

ЛИЗаЦИИ (4t + 2 It ) , а. юлтс уп- „

мирует времена всех завершенных на данный момент реализаций моделируемого алгоритма.

Операция считается выполненной, если при моделировании сенсорной one- 15 комплекса реализации моделируемого

мым количеством повторении операции Па. При выполнении условия сх ма сравнения формирует потенциаль- ньй сигнал, разрешающий повторение операции, при достижении равенства п Пд,схема формирует импульсный сигнал, запрещающий продолжение тек щей реализации.

Счетчик 29 подсчитывает количест во прерванных, незавершенных реализаций алгоритма.

Блок 30 регистр ации предназначен для записи после завершения всего

комплекса реализации моделируемого

мым количеством повторении операции Па. При выполнении условия схема сравнения формирует потенциаль- ньй сигнал, разрешающий повторение операции, при достижении равенства п Пд,схема формирует импульсный сигнал, запрещающий продолжение текущей реализации.

Счетчик 29 подсчитывает количество прерванных, незавершенных реализаций алгоритма.

Блок 30 регистр ации предназначен для записи после завершения всего

Изобретение относится к специализированным средствам вычислительной техники. Целью изобретения является расширение функциональных возможностей устройства за счет моделирования вьтолнения сенсорных и сенсо- моторных операций. Устройство содержит блок памяти, регистр памяти, генератор случайных импульсов, генера- ,тор случайных чисел, дифференцирующий элемент, преобразователь временной интервал - код, сумматор времени, пять схем сравнения, счетчик своевременно выполненньйс реализаций, счетчик незавершенных реализаций, счетчик выполненных операций, счетЧик выполнявшихся реализаций, блок регистрации,, три триггера, семь элементов ИЛИ, девять элементов задержки, четыре элемента И, регистр нормативного времени, два счетчика ошибок, счетчик своевременно и безошибочно выполненных реализаций, регистр допустимо - го количества повторений операции, § регистр установленного числа реализаций, регистр числа операций в алгоритме. 1 ил. (Л

рации не появилась ошибка, а в ходе выполнения сенсомоторной операции пр появлении ошибки число повторений этой операции для исправления ошибки не превысило допустимого количества. В противном случае операция считается невыполненной, текущая реализаци алгоритма Прерывается и считается незавершенной.

Генератор 16 апучайных чисел по команде формирует равномерно распределенные случайные числа .

Схема 19 сравнения производит сравнение поступившего из регистра 2 значения вероятности безошибочного вьшолнения операции Р ,- и сформированного в генераторе 16 случайного числа и выдает импульсньй сигнал о результате сравнения. Операция считается выполненной безошибочно, если в результате сравнения окажется

г;

. р.,

1 1

если же х

Уч

i- P,то считается, что допущена ошибка.

Счетчик 22 ошибок подсчитывает количество ошибок при повторении одной и той же операции для исправления ошибки, т.е. количество неправильно выполненных повторов п в пределах допустимого количества повторений операции.

Счетчик 24 ошибок подсчитьшает общее число ошибок, допущенных в ходе выполнения всех запланированных реализаций моделируемого алгоритма.

Регистр 26 предназначен для хранения и вьщачи после каждой неудачной попытки выполнения операции для сравнения значения допустимого количества повторений операции Пд. Это число вводится в регистр перед началом моделирования алгоритма.

Схема 27 сравнения сравнивает ко. личество совершенных при выполнении данной операции ошибок п с допусти5

- 0

0

алгоритма статистических результатов моделирования: количество своевременно выполненных реализаций, количество своевременно и безошибочно вьшолненных реализаций, суммарное время выполнения всех завершенных операций, количество незавершенных реализаций, общее количество допущенных ошибок.

Регистр 32 установленного количества реализаций предназначен для хранения значения, необходимого для моделирования алгоритма количества его реализаций.

Схема 33 сравнения предназначена для сравнения количества всех выполняющихся к данному моменту реализаций (и завершенных, и незавершенных) 1 с установленным необходимым коли5 чеством реализаций 1у. Моделирование алгоритма прекращается при достижении равенства 1 1у.

Счетчик 35 подсчитывает количество выполнявшихся реализаций алгорит0 ма.

Схема 38 сравнения сравнивает количество выполненных к данному моменту операций текущей реализации k с полным количеством операций в алго5 ритме k.. Пока выполняется условие k , схема сравнения формирует потенциальный сигнал, разрешающий пар.е- ход к очередной операции текущей реализации. При k k 1 схема формирует импульсный сигнал, сигнализирующий о завершении текущей реализации.

Регистр 39 количества.операций предназначен для хранения и вьщачи полного количества операций, k, в моделируемом алгоритме, которое вводится до начала моделирования.

Счетчик 41 подсчитывает количество выполненных операций k текущей реализации.

0

5

Регистр 42 нормативного времени предназначен для хранения и вьщачи величины нормативного времени t,, выполнения моделируемого алгоритма.

Схема 44 сравнения сравнивает значение длительности последней заверV- 2 4t. (k чис1 (

шенной реализации t.

а -, ,

ло операций в алгоритме) с величиной нормативного времени выполнения ал

а.н

Если вьшолняется усt р, t д , считается, что реали;горитма

Iловие

:зация выполнена своевременно, и схе|ма формирует импульсный сигнал уп|равления.

I Счетчик 46 подсчитывает количест|во своевременно выполненных реали;заций, ,

Счетчик 47 подсчитьгоает количество своевременно и безошибочно выпол- |ненных реализаций. Устройство функционирует следую- ;щим образом-.

; После подачи на вход запуска уст- :ройства импзшьсного сигнала Пуск, поступающего на вход элемента ИЛИ 3 ;И на единичный вход триггера 31, по следний переводится в единичное сос- ;Тояние. Сигнал с прямого выхода триг- :гера 31 поступает на вход регистра 2, |разрешая запись в его ячейки информа- ции из блока 1 памяти, и на входы за- ;пуска генераторов 12 и 6. С выхода элемента ИЛИ 3 импульс поступает на вход счетчика 41 выполненных операций и вход триггера 18, приводя их в исходное состояние. Этот же импульс с выхода элемента ИЛИ 3 поступает на вход элемента 4 задержки, время задержки которого устанавливается, исходя из времени, необходимого перед выполнением первой реализации для переключения триггера 31 в единичное состояние и обеспечения готовности регистра 2 к записи информации из блока 1 памяти, а так же для запуска генераторов 12 и 16, а перед выполнением последующих реализаций для срабатывания схемы 33 сравнения, для определения исхода: поступать ли к очередной реализации или моделирование алгоритма полностью завершено, и для переключения в последнем случае триггера 31 в исходное (нулевое) состо Яние. С вькода элемента 4 задерж ки сигнал поступает на вход считывания блока 1 памяти. При этом в регистр 2 считывается из блока 1 памя10

. ,

15

20

25

4325536

ти характеристики первой операции. Этот же сигнал с выхода элемента 4 задержки поступает на вход элемента ИЛИ 5, с выхода которого импульс поступает на вход триггера 20 и вход первого,счетчика 22 ошибок, приводя их перед началом очередной операции в исходное состояние. Этот же импульс с выхода элемента ИЛИ 5 приходит на вход элемента 6 задержки-, время задержки которого определяется временем надежного ввода информации в регистр 2, а также временем приведения в исходное состояние триггера 20. С выхода элемента 6 задержки сигнал поступает на вход элемента ИЛИ 9 и с его выхода на вход регистра 2, разрешая выдачу из его ячеек информации, и на вход генератора 16 случайных чисел, разрешая выдачу на входы схемы 19 сравнения случайного числа.

С выходов регистра 2 на входы генератора 12 поступают значения математического ожидания времени выполнения операции и значение среднеквад- ратического отклонения этого времени, с выходов второй группы на входы схемы 19 сравнения поступает значение вероятности безошибочного выполнения данной операции, на вход триггера 20 поступает признак операции в виде потенциального сигнала, соответствую- . щего О для сенсомоторной операции и 1 для сенсорной операции. Таким образом, при моделировании сенсомоторной операции второй триггер 20 находится в нулевом состоянии, при. этом с прямого выхода триггера 20 сигнал на вход элемента И 21 не пос- TjmaeT, и этот элемент, являюпщйся 1шючевым, закрыт,а наличие сигнала с инверсного выхода триггера 20 на входе элемента И 10 разрешает, его открытие при вьшолнении других необходимых условий. При моделировании сен-, сорной операции триггер 20 находятся в единичном состоянии, элемент И 21, на вход которого поступает сигнал с прямого выхода триггера 20, открыт, а элемент И 10 закрыт.

При поступлении на входы генератора 12 характеристик времени выполнения операции генератор вырабатывает и выдает, на дифференцирующий элемент 13 импульс, длительность которого соответствует времени выполнения операции. Дифференцируюгдий элемент 13 формирует и выдает со своего пер-

30

35

40

45

50

55

вого выхода на первый вход преобра - зователя 14 временной интервал - код импульс Начало, соответствующий началу временной последовательности, а с второго выхода на второй вход преобразователя 14 - импульс Конец, соответствующий окончанию последовательности. В преобразователе 14 временной интервал - код формируется двоичное число, соответствующее значению времени выполнения операции, которое вводится в регистр времени выполнения последней операции сумматора 15.

Сигнал Конец с второго выхода дифференцирующего элемента 13 поступает также на вход схемы 19 сравнения, разрешая сравнение введенных в схему заранее из регистра 2 значения вероятности безошибочного выполнения операции PJ с случайным числом х. из генератора 16. Если операция выполнена правильно, на первом выходе схемы 19 сравнения появляется импульс. Он поступает на вход элемента ИЛИ 17 и с его выхода на управляющий вход сумматора 15 времени. При этом записанное в сумматоре время выполнения данной операции иt суммируется с суммарным временем выполнения предыдущих операций текущей реализации

tr (/Itj+ 2 ut-) . Этот же импульс прохо/-1дит на вход элемента ИЛИ 23 с его

выхода он поступает на вход регистра 2, обнуляя информационные ячейки всех трех зон. Этот же импульс с выхода схемы 19 сравнения поступает на счетный вход счетчика 41 выполненных операций, содержимое которого k непосредственно подается на входы схемы 38 сравнения. 1 Этот же импульс поступает на считывающий вход регистра 39 количества операции алгоритма.

10

15

20

25

30

35

40

хода схемы 38 сравнения снимается тенциальный сигнал, поступающий н вход элемента И 7, открывая его. выхода элемента 40 задержки сигнал поступает на вход элемента 8 задер ки, время задержки которого устанавливается, исходя из времени, не обходимого на срабатывание схемы 3 сравнения и последующего открытия закрытия элемента И 7. С выхода эл мента 8 задержки сигнал поступает вход открытого элемента И 7, с вых которого он поступает на вход блок памяти, разрешая выдачу в регистр характеристик очередной операции, и на вход элемента ИЛИ 5. Далее модел рование очередной операции происходит, как при поступлении на вход эл мента ИЛИ 5 сигнала Пуск, Если в схеме 38 сравнения оказалось k k то потенциальньм сигнал, поступающий с ее выхода на вход элемента И 7, снимается, элемент И 7 закрыва ется и формирование очередной опера ции не начинается, т.е. текущая реализация алгоритма завершена. На пе вом выходе схемы 38 сравнения появляется импульс, который поступает н управляющий вход сумматора 15. При этом значение суммарного времени вы полнении завершившейся реализации tj, с выходов первой группы сумматора 15 поступает на соответствующие входы схемы 44 сравнения, а в самом сумматоре 15 оно суммируется с суммарным временем вьшолнения всех пре дыдущих реализаций алгоритма. Импульс с первого выхода схемы 38 сра нения подается и на управляющий вхо регистра 42 нормативного времени, пр этом значение нормативного времени выполнения алгоритма t . записывается в схему 44 сравнения. Этот ж импульс поступает на вход элемента

50

который выдает на входы схемы 38 срав- 43 задержки, время задержки которо- нения значение полного количества го определяется временем записи ии- операции в алгоритме kj,. Этот же им- формации из сумматора 15 и регистра пульс с выхода схемы 19 сравнения поступает на вход элемента 40 задержки, время задержки которого определяется временем, необходимым для срабатывания счетчика 41 и надежной записи в схему 38 сравнения числовых значений из счетчика 41 и регистра 39. С выхода элемента 40 задержки сигнал поступает на вход схемы 38 сравнения,

42 Нормативного времени в схему 44 сравнения. С выхода элемента 43 задержки импульс поступает на вход схе мы 44 сравнения, где происходит срав нение времени вьшолнения последней реализации t с с нормативньм временем

(Х.Н

Если t л, t

«.н

т.е. реализация

выполнена своевременно, с выхода схе мы 44 сравнения на вход счетчика 46 поступает импульс, для подсчета очередной своевременно выполненной pea-

разрешая сравнение записанных в ней чисел. Если k k.., то с второго вы0

5

0

5

0

5

0

хода схемы 38 сравнения снимается потенциальный сигнал, поступающий на вход элемента И 7, открывая его. С выхода элемента 40 задержки сигнал ., поступает на вход элемента 8 задерж. ки, время задержки которого устанавливается, исходя из времени, необходимого на срабатывание схемы 38 сравнения и последующего открытия или закрытия элемента И 7. С выхода элемента 8 задержки сигнал поступает на вход открытого элемента И 7, с выхода которого он поступает на вход блока 1 памяти, разрешая выдачу в регистр 2 характеристик очередной операции, и на вход элемента ИЛИ 5. Далее моделирование очередной операции происходит, как при поступлении на вход мента ИЛИ 5 сигнала Пуск, Если в схеме 38 сравнения оказалось k k , то потенциальньм сигнал, поступающий с ее выхода на вход элемента И 7, снимается, элемент И 7 закрывается и формирование очередной операции не начинается, т.е. текущая реализация алгоритма завершена. На первом выходе схемы 38 сравнения появляется импульс, который поступает на управляющий вход сумматора 15. При , этом значение суммарного времени выполнении завершившейся реализации tj, с выходов первой группы сумматора 15 поступает на соответствующие входы схемы 44 сравнения, а в самом сумматоре 15 оно суммируется с суммарным временем вьшолнения всех предыдущих реализаций алгоритма. Импульс с первого выхода схемы 38 сравнения подается и на управляющий вход регистра 42 нормативного времени, при этом значение нормативного времени выполнения алгоритма t . записывается в схему 44 сравнения. Этот же импульс поступает на вход элемента

43 задержки, время задержки которо- го определяется временем записи ии- формации из сумматора 15 и регистра

50

43 задержки, время задержки которо- го определяется временем записи ии- формации из сумматора 15 и регистра

42 Нормативного времени в схему 44 сравнения. С выхода элемента 43 задержки импульс поступает на вход схемы 44 сравнения, где происходит сравнение времени вьшолнения последней реализации t с с нормативньм временем

3 задержки, время задержки которо- о определяется временем записи ии- ормации из сумматора 15 и регистра

(Х.Н

Если t л, t

«.н

т.е. реализация

43 задержки, время задержки которо- го определяется временем записи ии- формации из сумматора 15 и регистра

выполнена своевременно, с выхода схемы 44 сравнения на вход счетчика 46 поступает импульс, для подсчета очередной своевременно выполненной pea- .

лизации алгоритма. Этот же импульс поступает и на вход элемента И 45, являющегося ключевым. Элемент И 45 Открыт, так как на его другой вход поступает потенциальный сигнал с ин- еерсного выхода триггера 18, находя- 1 егося в исходном нулевом состоящий еще после прихода импульса Пуск, пульс, пришедший на вход элемента

45, проходит на вход счетчика 47 1Я подсчета очередной своевременно

безошибочно выполненной реализации

тгоритма. Таким образом, если в про- Jiecce выполнения текущей реализации 1ервый триггер 18 остается в исход- шм состоянии, ее своевременное вы- юлнение фиксируется и счетчиком 46,

счетчиком 47. Сигнал с первого вывода схемы 38 сравнения поступает на ход элемента ИЛИ 37. С его выхода игнал поступает на вход счетчика выполнявшихся реализаций, с выхо- ioB которого значение числа всех выполнявшихся к данному моменту реали- аций 1 моделируемого алгоритма (и Завершенных, и незавершенных) поступает на входы схемы 33 сравнения.CHI- йал с выхода элемента ИЛИ 37 также Поступает на управляюш 1й вход регистра 32 установленного количестра реализаций, разрешая выдачу записанного в нем числа на входы схемы 33 сравнения. Сигнал с выхода элемента ИЛИ 37 поступает и на вход элемента 34 задержки, время задержки которого устанавливается, исходя из времени срабатывания счетчика 35 и последующего ввода из него информации в схему 33 сравнения. С выхода элемента 34 задержки сигнал поступает на вход схемы 33 сравнения, разрешая сравнение записанных в ее регистры чисел

1и 1,. При достижении равенства 1 1у на выходе схемы 33 сравнения появляется импульс, который, поступая на вход триггера 31, обнуляет его. Потенциальный сигнал с выхода триггера, поступающий на вход регистра 2 и входы генераторов 12 и 16, снимается, запрещая тем самым запись информации из блока 1 памяти в регистр

2и р аботу генераторов 12 и 16 Моделирование алгоритма прекращается.

Сигнал с выхода элемента 34 задержки поступает также на вход элемента ИЛИ 3 и далее до тех порр пока в схеме 33 сравнения не будет выполнено условие сравнения. Моделирова1432553 °

ние очередной реализации алгоритма гфоисходит, как при поступлении на .вход элемента ИЛИ 3 импульса Пуск. Как отмечено ранее, согласование времени разрешения ср абатывания схемы 33 сравнения и переключения вслед за ней триггера 31 с временем начала очередной реализации обеспечивается наличием элемента 4 задержки.

При выявлении в схеме 33 сравне10

15

20

25

ния равенства 1 1у сигнал с ее выхода поступает также на вход элемента 36 задержки, время задержки которого определяется временем, необходимым для предотвращения опережения поступления сигнала с выхода схемы 33 сравнения на входы счетчиков 46 и 47 по отношению к моменту срабатывания счетчиков для подсчета последней реализации моделируемого алгоритма. С выхода элемента 36 задержки сигнал поступает на вторые входы счетчиков 46 и 47 и на вход сумматора 15 времени. При этом значение числа выполненньЕх своевременно реализаций с выходов счетчика 46 поступает на входы четвертой группы блока 30 регистрации, значение числа выпол- 30 ненных своевременно и безошибочно реализаций с выходов счетчика 47 поступает на входы пятой группы блока 30, а с выходов сумматора 15 времени - на входы третьей группы блока 30, затем снимается суммарное значение времени выполнения всех завершенных реализаций алгоритма.

Если в результате сравнения в схеме 19 сравнения получается результат Хр; р., т.е. допущена ошибка, импульс появляется не на первом, а на втором выходе схемы 19 сравнения. При моделировании сенсомоторной операции характеристика операции Тип операцш в виде О с третьего выхода регистра 2 подается на единичный вход триггера 20. Триггер остается в исходном нулевом состоянии, в которое он приводится после взаимодействия на его второй вход, как отмечалось, перед проведением первой операции импульса Пуск через элемент ИЛИ 3, элемент 4 задержки и элемент ИЛИ 5, а перед проведением очередных операций - импульса с первого выхода схемы 19 сравнения элементы 40 и 48 задержки, элемент И 7 и элемент ИЛИ-5. С инверсного выхода триггера 20 на вход элемен35

40

45

50

5

0

5

ния равенства 1 1у сигнал с ее выхода поступает также на вход элемента 36 задержки, время задержки которого определяется временем, необходимым для предотвращения опережения поступления сигнала с выхода схемы 33 сравнения на входы счетчиков 46 и 47 по отношению к моменту срабатывания счетчиков для подсчета последней реализации моделируемого алгоритма. С выхода элемента 36 задержки сигнал поступает на вторые входы счетчиков 46 и 47 и на вход сумматора 15 времени. При этом значение числа выполненньЕх своевременно реализаций с выходов счетчика 46 поступает на входы четвертой группы блока 30 регистрации, значение числа выпол- 0 ненных своевременно и безошибочно реализаций с выходов счетчика 47 поступает на входы пятой группы блока 30, а с выходов сумматора 15 времени - на входы третьей группы блока 30, затем снимается суммарное значение времени выполнения всех завершенных реализаций алгоритма.

Если в результате сравнения в схеме 19 сравнения получается результат Хр; р., т.е. допущена ошибка, импульс появляется не на первом, а на втором выходе схемы 19 сравнения. При моделировании сенсомоторной операции характеристика операции Тип операцш в виде О с третьего выхода регистра 2 подается на единичный вход триггера 20. Триггер остается в исходном нулевом состоянии, в которое он приводится после взаимодействия на его второй вход, как отмечалось, перед проведением первой операции импульса Пуск через элемент ИЛИ 3, элемент 4 задержки и элемент ИЛИ 5, а перед проведением очередных операций - импульса с первого выхода схемы 19 сравнения элементы 40 и 48 задержки, элемент И 7 и элемент ИЛИ-5. С инверсного выхода триггера 20 на вход элемен5

0

5

0

та И 10 поступает потенциальньш сигнал, разрешая его открытие, а с прямого выхода триггера сигнал на вход элемента И 21 не подается, и элемент И 21 закрыт. Сигнал с второго выхода схемы 19 сравнения,через элемент И 21 не проходит, а поступая на вход элемента ИЛИ 17, проходит через него на вход сумматора 15, разрешая сложение записанного в нем значения времени данной операции (хотя и допущена ошибка) с сз ммарным временем вьшолнения всех предьщущих операций i текущей реализации. Этот же импульс с второго выхода схемы 19 сравнения подается на единичный вход триггера 18, которьй переключается и прекращает подачу потенциального сигнала с своего инверсного выхода на вход элемента И 45. Последний закрывается, и при любом исходе данной реализации она уже не будет учтена в счечике 47 как выполненная своевременно и безошибочно. Сигнал с второго выхода схемы 19 сравнения поступает также на вход счетчика 22 ошибок, с выходов которого образовавшееся значение числа передается непосредственно на входы схемы 27 сравнения

Этот же сигнал с второго выхода схемы 19 сравнения подается на вход счетчика 24 ошибок, на вход регистра 26 дпя разрешения вьщачи записанного в нем числа Пдна схему 27 сравнения. Этот сигнал поступает также на вход элемента 25 задержки, задержка которого определяется временем, необходимым для срабатывания счетчика 22 ошибок и для ввода полученного в счетчике 22 числа в схему 27 сравнения. С выхода элемента 25 задержки сигнал поступает на вход схемы 27 сравнения, разрешая сравнение предварительно введенных из счетчика 22 числа допущенных при вьшол- нении данной операции ошибок n и из регистра 26 числа повторений операции п„. При вьшолнении в схеме 27

сравнения условия n n „ с первого ее выхода на вход элемента И 10 поступает потенциальный сигнал, которьй при наличии на его другом входе потенциального сигнала от триггера 20 в процессе выполнения сенсомоторной операции открывает этот элемент И. Сиг-, нал с выхода элемента 25 задержки поступает также на вход элемента 11 задержки, время задержки которого опое,0

0

деляется временем, необходимым на срабатывание схемы 27 сравнения и последующее закрытие или открытие элемента И 10. С выхода элемента 11 задержки сигнал поступает на первый вход предварительно открытого элемента И 10, с его выхода - на вход элемента ИЛИ 9. Далее повторное моделирование операдш проводится, как при поступлении сигнала Пуск, через элемент HJIIi 3, элемент 6 задержки на первьй вход элемента ИЛИ 9 для разрешения моделирования первой one- 5 рации, но без предварительного обнуления регистра 2 и последующего за этим ввода ш его ячейки характеристик

, . -

следующей операции.

При достижении в схеме 27 сравнения равенства n Пл вьщача с ее первого выхода потенциального сигнала на вход элемента И 10 прекращается, последний закрывается и повторение моделирования данной операции запрещается. На втором выходе схемы 27 сравнения появляется импульс, поступающий на вход элемента ИЛИ 28. С его въкоца сигнал поступает на первый счетный вход счетчика 29 незавершенных реализаций, на первый вход элемента ИЛИ 23, с выхода которого, как и при правильном вьшолнении операции, сигнал поступает на третий обнуляющими вход регистра 2, разрешая обнуление его ячеек. Сигнал с выхода шестого элемента ИЛИ 28 поступает также на пятьй вход су шатора 15 времени, при этом значение суммарного

времени выполнения текущей реализаi

5

0

5

0 ции

5

0

5

JЛt стирается.

При моделировании сенсорной операции с третьего выхода регистра 2 при вьщаче характеристик операции на первьй единичньй вход второго триггера 20 снимается 1, триггер переводится в единичное состояние. При этом подача потенциального сигнала с инверсного выхода триггера 20 на вход элемента И 10 прекращается и повторение невьшолненной операции запрещается. С прямого выхода триггера 20 на вход элемента И 21 поступает по- тенциальньй сигнал, открывая последний. Если в схеме 19 сравнения получен результат х ч Р,- т.е. допущена ошибка, сигнал с второго выхода схемы 19 сравнения, как и при появлении ошибки в процессе моделирования сенсомоторной операции, поступает на вход элемента ИЛИ 17 и далее на вход сумматора 15, разрешая суммировать время выполнения данной операции к суммарному времени выполнения предыдущих операций реализации, на вход триггера 18, переключая его в еди- ичное состояние, на счетньй вход Ьчетчика 24, на счетный вход счетчи- ка 22, на считывающий вход регистра 26, на вход элемента 25 задержки и . далее на вход схемы 27 сравнения, где Ьравниваются значения п и па„ Сиг- йал, снимаемьй также с выхода элемен- га 25 задержки, через элемент 11 задержки поступает на вход элемента И 10. Но, несмотря на наличие на вто- ;зом входе элемента И 10 потенциального сигнала с первого выхода схемы Z7 сравнения (справедливо при Пй 1, 3 противном случае при п а 1 сразу ;ке вьшолняется условие п Пп) , эле мент И to закрыт из-за отсутствия шгнала на его третьем входе от ин- jepcHoro выхода триггера 20. Поэтому ;ювторение моделирования операиди не :фоисходит , При этом сигнал с второго вькода схемы 19 сравнения через эткрытый элемент И 21 поступает сра- |эу на вход элемента ИЛИ 28, и далее Ьхема работает, как и при приходе На другой вход элемента ШЖ 28 сиг- (нала с второго выхода схемы 27 йения о достижении равенства п Пд, ir.e. прерывается текущая реализация, 1н схема переходит к моделированию очередной реализации, как это описано ранее.

Формула изобретения

Устройство для моделирования деятельности человека-оператора, содержащее блок памяти,: первьй .вход считывания которого первьй элемент задержки соединен с в ыходом первого элемента ИЛИ, первый вход которого является входом Пуск устройства, второй вход считывания блока памяти

подключен к выходу первого элемента И, а выходы блока памяти соединены соответственно с разрядными входами регистра памяти, разрядные выходы первой группы которого соединены соответственно с установочными входами генератора случайных импульсов, разрядные выходы второй подключены соответственно к информационным

п 5

0

0

0

5

входам первой группы первой схемы сравнения,,вход разрешения записи регистра памяти соединен с прямым выходом первого триггера, единичньй вход которого соединен с,входом Пуск устройства, второй и третий элементы задержки, дифференцирующий элемент, вход которого подключен к выходу генератора случайньк импульсов, первьй и второй выходы дифференцирующего элемента подключены соответственно к входу запуска и входу останова преобразователя временной интервал - код, а второй выход дифференцирзпощего элемента также соединен с входом разрешения сравнения первой схемы сравнения, подключенной информационными входами первой группы к соответствующим выходам генератора случайных чисел, выход Меньше первой схемы сравнения соединен со счетным входом счетчика вьтолненных операций, раз- рядные выходы которого соединены с информационными входами первой группы второй схемы сравнения, сумматор времени, информационные входы первой группы которого соединены соответственно с выходами преобразователя временной интервал - код, первьй вход считывания сумматора времени соединен с выходом Больше второй схемы сравнения, информационные выходы пер- вой группы сумматора времени соединены соответственно с информационными входами первой группы третьей схемы сравнения, а информационные выходы второй группы сумматора вре-. мени соединены с информационными входами первой группы блока регистрации, информационные входы второй группы которого подключены к разрядным выходам счетчика незавершенных реализаций алгоритма, вход считывания которого соединен с выходом Равно четвертой схемы сравнения и с нулевым входом первого триггера, информационные входы первой группы третьей схемы сравнения соединены с разрядными выходами счетчика вьтолнявших- ся реализаций апгоритма, счетный вход которого подключе,н к выходу второго .элемента 1ШИ, первьй вход которого подключен к выходу Больше второй схемы сравнения, выход Меньше которой подключен к первому входу первого элементами, выход Больше второй схемы сравнения также соединен со считьшающим входом регистра

нормативного времени, разрядные выходы которого соединены с соответствующими информационными входами второй группы третьей схемы сравнения, выход Меньше которой соединен со счетным входом счетчика.своевременно выполненных реализаций, разрядные выходы которого соединены с информационными входами третьей группы блока Q регистрации, третий элемент ИЛИ, о т- личающееся тем, что, с целью расширения функциональных возможностей за счет моделирования выполнения сенсорных и сенсомоторных 15 операций, оно дополнительно содержит четвертьй, пятьш, шестой элементы ИЛИ, четвертьй, пятый, шестой, седьмой, восьмой, девятьй элементы задержки, первьй и второй счетчики оши- 2о той бок, счетчик своевременно и безошибочно вьтолненных реализаций, пятую схему сравнения,- регистр числа повторений операций, регистр установленного числа реализаций моделируемо- 25 го алгоритма, регистр числа операций в алгоритме, второй и третий триггеры, второй, третий и четвертьй элементы И, причем первьй вход третьего элемента ИЛИ подключен к выходу первого элемента задержки, а второй вход третьего элемента ИЛИ соединен с выходом первого элемента И, а выход третьего элемента ИЛИ через второй элемент задержки подключен к первому входу четвертого элемента ШШ, выход которого соединен с входом считьта- ния регистра вывода характеристик операции с входом считывания генератора случайных чисел, единичньй вход второго триггера соединен с выходом последнего разряда регистра памяти, нулевой вход второго триггера соединен с выходом третьего элемента ШШ входом считывания первого счетчика ошибок, инверсньй выход второго триггера соединен с первым входом второго элемента И, а прямой выход второго триггера подключен к первому входу третьего элемента И, второй вход коорого соединен с выходом Больше ервой схемы сравнения, со счетным ходом первого счетчика ошибок, едиичным входом третьего триггера, ервым входом пятого элемента ИЛИ и ходом считывания регистра числа поворений операции, разрядные выходы оторого соединены соответственно с нформационными входами первой груп30

35

40

пы цио сое вых раз сра зад тог го оши пер ван пят к в

сра

45

50

55

го мац бло

рым тий трет Бол ключ мент дине а вы неза с вт с вх и пе ИЛИ, ляющ вход к вы нени ИЛИ, и вх ва о элем шени выхо ключ втор мого го п элем подк элем та И элем ния ства выхо венн рой вход подк

той

пы пятой схемы сравнения, информационные входы второй группы которой соединены соответственно с разрядным выходами первого счетчика ошибок,вхо разрешения сравнения пятой схемы сравнения и вход третьего элемента задержки подключены к выходу четвертого элемента задержки, вход которого и счетньй вход второго счетчика ошибок соединены с выходом Больше первой схемы сравнения, вход считывания второго счетчика опшбок и .вход пятого элемента задержки подключены к выходу Равно четвертой схемы

той

сравнения, а разрядные выходы второ Q15 2о той 25

30

35

40

45

0

5

го счетчика ошибок соединены с информационными входами четвертой группы блока регистрации, выход Меньше пясхемы сравнения соединен с вторым входом второго элемента И, третий вход которого подключен к выходу третьего элемента задержки, выход Больше пятой схемы сравнения подключен к первому входу шестого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, а выход - со счетным входом счетчика незавершенных реализаций алгоритма, с вторым входом второго элемента ИЛИ, с входом обнуления сумматора времени и первым входом седьмого элемента ИЛИ, выход которого подключен к обнуляющему входу регистра памяти, второй вход седьмого элемента ИЛИ подключен к выходу Меньше первой схемы сравнения, второму входу пятого элемента ИЛИ, входу шестого элемента задержки и входу считывания регистра количества операций алгоритма, выход пятого элемента ИЛИ соединен с входом разрешения суммирования сумматора времени, выход шестого элемента задержки подключен к входу разрешения сравнения второй схемы сравнения и входу седьмого элемента задержки, выход которого подключен к второму входу первого элемента И, выход второго элемента И подключен к второму входу четвертого элемента ИЛИ, а выход второго элемента ИЛИ соединен с входом восьмого элемента задержки и входом считывания регистра установленного количества реализаций алгоритма, разрядные выходы которого соединены соответственно с информационными входами второй группы четвертой схемы сравнения, вход разрешения сравнения которой подключен к выходу восьмого элемента