Вычислительное устройство Советский патент 1986 года по МПК G06F7/552 

- 10

Изобретение относится к вычисГ- ительной технике и может быть испольовано в измерительно-информацион- ci -Ь - ::; ых системах в качестве устройства бработки информации.5

Цель изобретения расширение ласса решаемых задач за счет вычисения дополнительных функций: Z а + Ь Z а - Ъ

На чертежепредставлена функциональ ая схемавычислительного устройства.

Вычислительное устройство содерит и -разрядный счетчик 1(н-разряд- ость обрабатываемых чисел), дешифра ор -2, элемент ИЛИ 3, трехвходовой и

(и+2)-разрядный коммутатор 4, элемент 5, элемент ИЛИ 6, двухвходовой ком- утатор 7, элемент НЕ 8, дешифратор

9,элемент ИЛИ 10, элемент НЕ I1,

(2п+1)-разрядный сумматор 12, 20

элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 13, двухходовой коммутатор 14, ()-раз- ядный регистр 15, вход 16 начальной

установки устройства входы 17 и Г8

соответственно первого и второго - 25

аргументов устройства, первый 19 и

второй 20 входы управления типом one

рации и выход 21 устройства.

Устройствл работает следующим

образом.

Операция возведения в квадрат в

устройстве основана на реализации зазависимости

l+3+-5+... + (2m-) (2i-l).

1 1

ыполнение операции умножения в устройстве сводится к выполнению, операции возведения в квадрат меньшего из перемножаемых чисел и прибавлению этого меньшего числа к полученному 40 результату такое количество раз, которое равно разности между перемножаемыми числами:

m(k-m),при m i k;

k(m-k),пpи ,45

где m и k - перемножаемые числа.

Выполнение операции вычисления суммы и разности квадратов двух чисел основано на реализации следую- щих зависимостей:50

сх .

Е (41-2),при а Ъ

1 Д

tс,

5: (41-2) + 21: (21-1),при

-Ьм а,ь 55

30

35

l

/

1-1

Перед операции новки уст рицательн счетчик 1 ются в ну

Вьтолн задается второй 20 вом следу ние; 10 01 - вычи чисел; П ратов дву

При вы занных оп 19 и 20 у ды дешифр одном из гической тенциал л коде опер логическо выходе де дении в к вычислени сел - на- разности четвертом го выхода переключе при логич ратора 9 в положен пает инфо И 5, а пр элемента того выхо ет перекл что при поступает мента ИЛИ да элемен Информаци четвертог тупает на выхода ко вход деши навливает операций,

г (41-2) +:(2i-), при

1-1

1 С(М

а

О, при а - Ъ

s:(2i-i),

10

ci -Ь - ::; 5

и

20

25

40

45

50

55

30

35

; (21-1), при а Ъ

L

Перед началом выполнения каждой операции на вход 16 начальной установки устройства подается импульс отрицательной полярности, по которому счетчик 1 и регистр 15 устанавливаются в нулевое состояние.

Вьтолняемая операция в устройстве задается сигнашами на первой 19 и второй 20 шине управления устройством следующим образом: 00 - умножение; 10 возведение в квадрат; 01 - вычисление суммы квадратов двух чисел; П - вычисление разности квадратов двух чисел.

При выполнении любой из вьше указанных операций код операции с шин 19 и 20 управления поступает на вхо-. ды дешифратора 9 и устанавливает на одном из его выходов цотенциал логической , а на остальных - потенциал логического О. Так, при коде операции умножения потенциал логической I получают на первом выходе дешифратора 9, при возведении в квадрат - на втором, при вычислении суммы квадратов двух чисел - на- третьем, при вычислении разности квадратов двух чисел - на четвертом выходе. Информация с первого выхода дешифратора 9 управляет переключением коммутатора 7 так, что при логической 1 на выходе дешифратора 9 коммутатор 7 устанавливается в положение, когда на его выход поступает информация с выхода элемента И 5, а при логи- еском О - с выхода элемента ШШ 6. Информация с четвертого выхода дешифратора 9 управляет переключением коммутатора 14 так, что при О на выход коммутатора.14 поступает информация с выхода элемента ИЛИ 6, а при 1 - с выхода элемента ИСКЛЮЧАЮ1ЦЕЕЕ .ИЛИ 13. Информация с второго, третьего и четвертого выходов дешифратора 9 поступает на входы элемента ИЛИ 10, с выхода которого поступает на второй вход дешифратора 2, на котором устанавливает 1 при выполнении всех операций, кроме умножения.

3

Дешифратор 2 работает следующим образом.

При входной информации на первом втором входах 00, 10, 01, II на первом, втором, третьем и четвертом вы- ходах имеется соответственно 1000, 0100, 0010, 0001.

Информация с выхода данного дешифратора 2 управляет переключением коммутатора 4 следующим образом: 1000 - на выход коммутатора 4 поступает содержимое счетчика , 0010 - на выход коммутатора 4 поступает содержимое счетчика 1, умноженное на два плюс единица;0001 - на выход коммутатора 4 поступает содержимое счетчика 1, умноженное на четыре плюс два.

При выполнении устройством операций умножения, вычисления суммы и разности квадратов двух чисел числа в устройство поступают синхронно импульсами положительной полярности по первому 17 и второму 18 информационным входам устройства. При выполне- НИИ устройством операции возведения квадрат число в устройство поступает по первому информационному входу 17 импульсами положительной полярности. При этом на второй информационный вход 18 подан сигнал О, который поступает на второй вход элемента И 5 и устанавливает его выход в нуль

Рассмотрим работу устройства при выполнении операции возведения в квадрат. Коммутаторы 7 и 14 устанавливаются в такое положение, когда на их выходы поступает информация с выхода элемента ИЛИ 6, а коммутатор 4 - в положение, когда на его выход поступает содержимое счетчика 1, умноженное на два плюс единица. На сумматоре 12 происходит суммирование содержимого регистра 15 с информацией с выходов коммутатора 4.

Первый импульс числа, возводимого в квадрат, проходя через элемент ИЛИ 6, поступает на выходы коммутаторов 7 и 14. Задним фронтом / переходом уровня сигнала с логической 1 в логический О этого импульса происходит запись результата суммирования (...001) в регистр 15 и увеличение содержимого счетчика I на единицу. С приходом второго им- пульса числа по его заднему фронту происходит запись результата суммирования (7770100) в регистр 15 и .

38 .4

увеличение содр-ржимого счетчика на единицу. Дальнейиая работа устройства при выполнении операции возведения в квадрат происходит aнaлoгIfчнo

При выполнении устройством операции вычисления разности квадратов двух чисел коммутаторы 7 и 14 устанавливаются в положении, когда на их выход поступает информация соответственно с элемента ИЛИ 6 и элемета ИСКЛЮЧАЮЩЕЕ ИЛИ 13. По приходу первых импульсов чисел на выходе комутатора 7 получают импульс положительной полярности, равный по длительности импульсам на информационных входах 17 и 18 устройства на выходе коммутатора 14 информаци я не изменяется, т.е. на выходе имеется потенциал логического О. Задним фронтом импульса на счетном входе счетчика 1 его содержимое увеличивается на единицу и равно ...0001. По приходу вторых импульсов чисел на выходе коммутатора 7 получают импул задним фрогттом которого содержимое счетчика 1 увеличивается на единицу а на выходе коммутатора 14 информация не изменяется, т.е. на выходе имеется потенциал логического О. Дальнейшая работа устройства до момента прекращения импульсов ,на одном из информационных входов I7 и 18 проходит аналогично. Когда на одном из информационных входов 17 и 18 прекратятся импульсы, это значит, что по этому входу поступало меньшее число и этот информационный вход до конца операции находится в нуле. Наличие нуля на одном из информационных входов 17 и 18 устанавливает выход элемента И 5 в нуль, который поступает на первый вход дешифратора 2. Наличие нуля на первом и единицы на втором входах дешифратора 2 устанавливает на его выходах информацию 0010, которая переключает коммутатор на передачу содержимого счетчика, умноженного на два плюс единица. Следующий импульс большего из чисел проходит через элемент lUTli 6 на выход коммутатора 7, а также через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 13 на выход коммутатора 14. Задним фронтом этого импульса в регистр 15 записьюается результат суммирования содержимого регистра 15(...000) с информацией с выхода коммутатора 4, а также происходит увеличение содержимого счет- чика на единицу.

Дальнейший процесс вычисления разности квадратов двух чисел про- ходит аналох ично, т.е. по каждому заднему фронту импульса содержимое счетчика 1 увеличивается на единицу, а .также производится запись результата суммирования в регистр 15

При выполнении операции умножения или вычисления суммы квадратов двух чисел коммутатор 14 устанавливается в положение, когда на его выход пос- тупает информация с выхода элемента ИЛИ 6. Коммутатор 7 при умножении установлен в положение, когда на его вход поступает информация с выхода элемента И 5, а при вычислении суммы квадратов двух чисел - в положение, когда на его выход поступает информация с элемента ИЛИ 6.

По приходу первых импульсов чисел на выходе коммутаторов 7 и 14 и на выходе элемента И 5 получают положительный импульс, равный по длительности входным импульсам чисел. Сигнал логической 1 с выхода элемента И 5 поступает на первый вход дешифрато- ра 2, где на втором входе 1-1меется потенциал логического О (умножение) или потенциал логической l (вычисление суммы квадратов двух чисел). Коммутатор ;, 4 с информацией с выхода дешифратора 2 в течение вреени равного длительности импульса на выходе элемента И 5, находится в положении, когда на его вькод поступает содержимое счетчика, умноженное 40 на два плюс единица (умножение), или содержимое счетчика, умноженное на четыре плюс два (вычисление суммы квадратов двух чисел). На сумматоре 12 происходит суммирование ин- 45

формации с выхода коммутатора 4(,,,001 - умножение или .,.0010 вычисление суммы квадратов двух чисел ) с содержимым регистра 15 (,,.000),Задним фронтом первого 50 импульса, поступившего на синхро- вход регистра 15, в него записывается результат суммирования (,.,00 - умножения шги ,..010 - вычисление суммы квадратов двух чисел), а задним 55 фронтом импульса, приходящего на счетный вход счетчика 1, его состояние изменяется с ...000 fia ,.,001,

Дальнейшая работа устройства до момента прекращения импульсов на одном из информационных входов проходит аналогично. Когда .на одном из информационных входов устройства прекратятся импульсы, это значит, что по этому входу поступало меньшее число и этот информационный вход устройства до конца выполнения операции находится в нуле. Наличие нуля на одном из информационных входов устройства устанавливает выход элемента И 5 в нуль до конца выполнения операции. При нуле на первом входе дешифратора 2 коммутатор 4 установлен в положение, когда на его выход пост упает содержимое счетчика (умножение) или содержимое счетчика умноженное на два плюс единица ( вычисление суммы квадратов двух чисел ) „

Следующий импульс большего из чисел, поступающий в устройство при выполнении операции умножения проходит через коммутатор 14 и задним фронтом записывает в регистр 15 результат суммирования содержимого регистра 15 (квадрат меньшего числа с информацией с выходов коммутатора 4 (меньшее число),

. Дгшьнейши.й процесс умножения проходит аналогично, т.е. по каждому заднему фронту поступившего импульса в регистр 15 записывается результат сум1-{ирования содержимого регистра 15 с информацией на выходе коммутатора 4 (меньшее число),

При вычислении суммы квадратов двух чисел следующий импульс боль-- шего из чисел,, поступивший в устройство, проходит через ког-(мутаторы 7 и 14 и записывает в регистр 15 результат суммирования содержимого регистра 15 с информацией с выхода коммутатора 4,, а также увеличивает соде1:вкиз 1ое счетчика 1 на единицу.

Д,альнейший процесс вычисления суммы квадратов дв ух чисел проходит аналогично, т,е. по каждому заднему фронту импульса в регистр 15 записывается результат суммирования, а содержимое счетчика увеличивается на единицу.

Результат выполнения операций в устройстве хранится в регистре 15

Формула изобретения

Вычислительное устройство, содер- жащее счетчик, сумматор, регистр, первый элемент ИЛИ, первый элемент НЕ, причем выход сумматора соединен . с информационным входом регистра, выходы которого соединены с выходами устройства и с входами первого слагае-ю

мого сумматора, входы младших разрядов второго слагаемого сумматора соединены с шиной логического нуля устройства, где п- разрядность обрабатываемых чисел, вход начальной ts установки устройства соединен с входами сброса счетчика и регистра, входы первого и второго аргументов устройства соединены с первым и вторым входами первого элемента ИЛИ, 20 отличающееся тем, что, с целью расширения класса решаемых задач,в него введены три коммутатора, два дешифратора, второй и третий элементы ИЛИ, элемент И, второй эле- 25 мент НЕ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом входы первого и второго аргументов устройства соединены соответственно, с первьии и вторыми входами элемента И и элемента ИСКЛЮ- зо ЧАЮЩЕЕ ИЛИ, первый и второй входы управления типом операции устройства соединены соответственно с первым и вторым информационными входами второго дешифратора, первый выход 5 которого соединен с первым управляющим входом второго коммутатора и

через первый элемент НЕ с-вторым управляющим входом второго коммутатора, первый информационньй вход кото- о рого соединен с выходом элемента и первым информационньм входом первого

дешифратора, второй информационный вход второго коммутатора соединён с выходом первого элемента ИЛИ и первым информационным входом третьего коммутатора, второй информационный вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четвертый выход второго дешифратора соединен с первым входом третьего элемента ИЛИ, входом второго элемента НЕ и вторым управляющим входом третьего коммутатора, первый управляющий вход которого соединен с выходом второго элемента НЕ, второй и третий выходы второго дешифратора соединены соответственно с первым и вторым входом третьего элемента ИЛИ, выход которого соединен с вторым информационным входом первого дешифратора, первый и четвертый выходы которого соединены соответственно с первым и третьим управляющими входами первого коммутатора, второй управляющий вход которого соединен с выходом первого элемента ИЛИ, первый и второй входы которого соединены соответственно с вторым и третьим выходами первого дешифратора, выход второго коммутатора соединен со счетным входом счетчика, выход которого соединен с первым информационным входом третьего коммутатора и со сдвигом на один и на два разряда в- сторону старших разрядов соответственно с вторым и третьим информационными входами первого коммутатора, выходы которого соединены с входами старших разрядов второго слагаемого сумматора, выход третьего коммутатора соединен с входом синхронизации регистра.

I it 3tt

ЩШШ

i-t

i-l

п-г

i-tji-tj iJ п-г) я-ij n)

I

JHi-t

И Hf-l я -f «,

m

;аи..1й

NPTT

Изобретение относится к вычислительной технике и может быть использовано в измерительно-информационных системах в качестве устройства обработки информации. Целью изобретения является расширение функциональных возможностей квадратора за счет вычисления функции произведения двух чисел и функций суммы и разности квадратов двух чисел. Алгоритм работы устройства основан на операции возведения в квадрат,, которая в свою очередь реализуется .вычислением конечной суммы числового ряда в соответствии с зависимостью т 2 (21-1) I + 3 + 5 + ...+ (2т-1). Сущность изобретения заключается в том, что .введение в устройство дополнительных коммутаторов позволило на одном счетчике получить числовые ряды для реализации перечисленных функций. В зависимости от положения комму- TaTopJoB на выходе сумматора образуется та или иная частичная сумма числового ряда счетчика, что позволяет .получать на выходном регистре значения требуемых функций. 1 ил. с (О (Л 4 N) СО сс 00

Составитель В„Сьгчев Редактор И.Николайчук Техред Н.Вонкало Корректор Т.Колб

Заказ 3705/47 Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул. Проектная, 4