Устройство для ввода информации Советский патент 1986 года по МПК G06F13/00 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах, предназначенных для сборау хранения и обработки информации в реальном вре мени.

Цель изобретения - повышение надежности устройства путем исключения потерь информации при вводе.

На фиг, .1 изображена схема устройства; на фиг, 2 - схема блока управления; на фиг, 3 - схема распределителя импульсов.

Устройство содержит первый и вто рой элементы И 1, 2, первый и второй регистры 3 и 4, первый и второй блоки 5 и 6 оперативной памяти, первый и второй счетчики 7 и 8 блок 9 управления, распределитель IQ импульсов, первый формирователь 11, генератор 12 импульсов, третий и четвертый элементы И 13 и 14, третий и четвертый регистры 15 и 16, коммутатор 17, с первого по четвертый элементы задержки 18-21, второй формирователь 22, элемент ИЛИ 23, первый и второй ключи 24 и 25, первый 26, второй 27 выхо|ц {, первый 28, второй 29 входы, третий выход 30, третий вход 31, четвертый выход 32 блока управления, второй 33, третий 34, четвертый 35 входы, первый 36, второй 37 выходы, первый вход 38 распределителя импульсов.

Первый и второй блок управления (фиг 2) содержит с первого по четвертый элементы И 39-42, первый и второй элементы ИЛИ 43 и 44, элемент задержки 45, триггеры 46, 47 и 48,

Распределитель импульсов (фиг. 3) содержит первый и второй элементы И 49, 50, первый элемент ИЛИ 51, третий и четвертый элементы И 52, 53 второй элемент ИЛИ 54,

Устройство работает следующим.образом.

Перед началом работы устройство устанавливается в исходное состояние Сигнал установки в исходное состояние формируется при включении источника питания.формирователем 22 или при нажатии ключа 25. С выхода элемента ИЛИ 23 сигнал начальной установки сбрасывает в нулевое состояние счетчики 7 и 8 и устанавливает в исходное состояние блок 9 управления.

В исходном состоянии блок 9 управления импульсом записи с выхода

26 разрешает прохождение синхронизирующих импульсов (си) через элемент И 1, которые обеспечивают запись поступающей информации по шине D в

регистр 3, Формирователь 11 вырабаты-; вает разрешающий сигнал в момент поступления истинной информации. Сигнал записи с выхода 26 блока 9 управления устанавливает блок 5 оператив ной памяти в режим записи,- на информационные входы которого поступает информация с регистра 3, Адрес, по которому производится запись постура- ющей информации в блок 5, формирует ся счетчиком.7, фop aIpoвaниe адресов происходит по импульсам записи, поступающим с выхода 36 распределителя 10 импульсов. Эти же импульсы записи с задержкой, необходимой на время формирования адреса записи, осуществляет стробирование записи поступающей информации в блок 5.

Счетчик 7 работает циклически: дойдя до максимального адреса записи он автоматически сбрасывается в нулевое состояние и на выходе формирует импульс переноса

Последний с выхода, счетчика 7 поступает, на вход 28 блока 9 управле0 ния. По этому импульсу блок 9 на выходе 27 формирует сигнал записи, на выходе 26 - сигнал чтения, а на выходе 30 - сигнал запуска генератора 12 импульсов.

5 Сигнал записи с выхода 27 блока 9 разрешает прохождение синхронизирующих импульсов через элемент И 2 и .тем самьм разрешает запись поступа- кадей информации в регистр 4, с кото0 рого информация переписывается в блок б оперативной памяти. В режим записи последний устанавливается сигналом записи с выхода 27 блока 9 управления. Формирование адреса зазш5 си ос ествляется счетчиком 8 по импульсам записи, поступающим с вы- хода 37 распределителя 10 импульсов. Стробирование записи поступающей информации в блок 6 осуществляется им0 пульсами записи с выхода 37 распределителя 10, задержанными элементом 21 задержки на время формирования адреса записи.

5 Сигнал чтение с выхода 26 блока 9 управления запрещает.прохождение СИ через элемент И 1 и запись информации в регистр 3. Этот же сиг

3

нал устанавливает блок 5 в режим чтения.

Считывание информации осуществляется при поступлении сигнала ГОТОВ на вход, устройства. При наличии сигнала Готов импульсы чтения с выхода генератора 12 импульсов чере элементы I3 и 14 поступают на вход 38 распределителя импульсов 10, С выхода 36 распределителя 10 импульсы чтения поступают на счетчик 7 для формирования адреса чтения, а также через элемент 18 задержки на блок 5 для стробирования чтения.

Счетчик 7, досчитав до максимального значения адреса чтения, автоматически сбрасьгаается в нулевое со стояние и на выходе формирует импульс переноса, который поступает на вход 28 блока 9 управления. По импульсу переноса блок 9 управления на выходе 32 устанавливает сигнал, запрещающий прохождение импульсов чтения через элемент И 13, т.е. с блока 5. При этом порядок считывания информации с блока 5 тот, что и порядок записи (стековая организация памяти).

По окончании записи поступающей информации в 15лок 6 импульс перенос с выхода счетчика В поступает на вход 29 блока 9 управления. По этому импульсу блок 9 на выходе 26 устанавливает сигнал записи, а на выходе 27 - сигнал чтения. При этом происходит запись поступающей информации в блок 5 и считывание информации с блока 5. Процессы записи и чтения происходят аналогично описанному,

Информация, считьюаемая с-блока 5, записывается в регистр 15, а ин- формахшя, считываемая в блока 6, - в регистр 16. Стробирование записи информации в регистры 15 и 16 осуществляется импульсами чтения, задержанными элементами задержки 19 и 20 на время выборки информации из памяти при считывании. Считьтание информации из регистров 15 и 16 осуществляется через коммутатор 17, Управление потоками информации через коммутатор 17 производи;гся сигналами чтения с выходов 26 или 27 блока 9 управления.

Устройство работает таким образом, что частота считывания информа цин с блоков оперативной памяти 5 и

yi4

6 всегда выше, чем частота записи. Частота считывания определяется генератором 12 импульсов.

Изменяя емкость блоков оператив- ной памяти 5 и 6 и регулируя частоту генератора 12 импульсов, получаем паузу за счет опережения по времени процесса считывания перед процессом записи. Величина паузы определяется временем обработки информации на ЭВМ с учетом сбойных ситуаций.

Емкость блоков 5 и 6 выбирается ирходя из того, что время процесса записи в память должно быть больше суммы процесса считывания (Тсч),

времени обработки блока информации на на ЭВМ (Тобр) и времени обработки ситуаций (ТСб)

20

Тз Тч + Тобр + Тсб.

Время процесса записи определяется частотой поступления notoKa информации .

Частота считывания информации зависит от пропускной способности канала ЭВМ и определяет время процесса считывания.

Время обработки блока информации

и обработки сбойных ситуаций определяется техническими характеристиками принятой ЭВМ и исполь ованным программным обеспечением.

Блок 9 управления работает следующим образом.

Импульсом Сброс по выходу 31 триггер 46 и триггер 48 устанавливаются в нулевое состояние. При этом на выходе 26 устанавливается сигнал

записи, на выходе 27 - сигнал чтения, а на выходе 30 - сигнал, запрещающий работу генератора 12 импульсов. По окончании записи информации в первый блок 5 .оперативной памяти импульс

переноса с выхода счетчика 7 по вы ходу 28 поступает на элементы И 39 и 41. Сигнал чтения с выхода триггера 46 разрешает прохождение импульса переноса через элемент И 41. Импульс

переноса с выхода элемента И 41 через элемент ИЛИ 44 перебрасывает триггер 48, и на выходе 30 формируется сигнал, разрещающий работу генератора 12 импульсов. Импульс переноса с выхода элемента ИЛИ 44 через элемент задержки 45 изменяет состояние триггера 46. При этом на выходе 26 устанавливается сигнал

чтения, а на выходе 27 - сигнал записи. С выхода элемента 45 задержки импульс переноса устанавливает триггер 47 а состояние, когда на выходе 32 формируется сигнал, разрешакнций прохождение импульсов чтения с генератора импульсов 12 через элемент И 13, При этом происходит процесс записи поступающей информации во второй блок 6 и процесс считывания записанной информации с первого блока 5.

По окончании считывания информации с первого блока 5 импульс пере иоса с выхода счетчика 7 по входу 28 поступает на элементы И 39 и 41, В этом случае разрешаняций сигнал с выхода триггера 45 поступает на элемент И 39, С выхода элемента И 39 импульс переноса через элемент ИЛИ 43 изменяет состояние триггера 47 и на выходе 32 устанавливается сигнал, запрещающий прохождение импульсов чтения через элемент И 13, По окончании записи поступающей информации с второ го блока 6 опера- tивнoй памяти импульс переноса с выхода счепчика 8 по входу 29 поступает на входы элементов И 40 и 42, Сигнал чтения с выхода 26 триггера 46 разрешает прохождение импульса переноса через элемент И 42 на элемент ИЛИ 44, С выхода элемента ИЛИ 44 импульс переноса через схему задержки 45 изменяет состояние триггера 46, Состояние триггера 48 не изменяется. Импульс переноса с выхода схемы задержки 45 изменяет состояние триггера 47 и на выходе 32 устанавливается сигнал, разрешающий прохождение импульсов чтения через элемент И 13,

При этом происходит процесс записи поступающей информации в первый блок 5 оперативной памяти и процесс считывания информации с второго бло ка 6 оператийной памяти.

По окончании считывания информации с блока 6 импульс переноса с выхода счетчика 8 по входу 29 поступает на входы элементов И 40 и 42, Сигнал с выхода триггера 46 разрешает прохозвдение импульса переноса через элемент И 40, С вьЬсода элемента И 40 импульс переноса через элемент ИЛИ 43 перебрасывает триггер 47, На выходе 32 устанавливается сигнал, запрещакяций прохожде

ние импульсов чтения через элемент И 13,

В дальнейшем процессы записи и считывания информации происходят аналогично описанному.

Распределитель импульсов 10 работает следующим образом.

Импульсы записи по входу 35 поступают на элементы И 49, 52, импульсы чтения по входу 38 - на входы элементов И 50, 53, В зависимости от значений сигналов записи и чтения на входах 33, 34 и на выходы 36 и 37 поочередно поступают импульсы записи н чтения.

Применение предлагаемого устройства по сравнению с известным позволя- ет исключить потерю информации за счет того, что считывание информации производится с большей скоростью по сравнению с записью и имеется пауза между процессом записи и процессом считьшания, что особенно важно при 5 обработке непрерывного потока информации на ЭВМ в реальном времени.

Формула изобретения

5

0

5

1, Устройство для ввода инфермации, содержащее четыре регистра, два блока оперативной памяти, два счетчика, коммутатор, четыре элемента И, первый формирователь, информационные входы первого и второго регистров и

5 вход первого формирователя являются входом данных устройства,первые входЫ: первого и второго элементов И являются синхровходом устройства, вторые входы первого и второго элементов И

соединены с входом первого формирователя, а выходы - с синхровходами первого и второго регистров, выходы которых соединены с информационными входами первого и второго блоков опе ративной памяти, адресные входы которых соединены с выходами первого н второго счетчиков, выходы блоков оперативной памяти соединены с информационными входами третьего и четвертого регистров, выходы которых соединены с.информационными входами коммутатора, выход которого является выходом устройства, отличающееся тем, что, с целью повышения

надежности устройства за счет исключения потерь информации при вводе, оно содержит блок управления, распределитель . импульсов , четыре элемента

задержки, генератор импульсов, втор формирователь, элемент ИЛИ, первый и второй ключи, первый вход четв.ер- того элемента И является входом управления устройства, выход четвер- того элемента И соединен с первым входом распределителя импульсов, первый выход которого соединен с входами первого и второго элементов задержки и счетным входом первого счетчика, выход первого элемента задержки соединен со стробирующим входом первого блока оперативной памяти, вь1ход второго элемента задержки соединен со стробирующим входом третьего регистра, а выход переноса первого счетчика соединен с первым входом блока управления, первый выход которого соединен с третьим входом первого элемента И, управляющим входом первого блока оперативной памяти, первым управляющим входом коммутатора и вторым входом распределителя импуль со в, второй выход которого соединен с входами третьего и четвертого „элементов задержки и со счетным входом второго счетчика, выход третьего элемента задержки соединен со стробирующим входом четвертого регистра, выход четвертого элемента задержки соединен со стробирующим входом второго блока оперативной памяти, а выход переноса второго счетчика соединен с вторым входом блока управления, второй выход которого соединен с третьим входом второго элемента И, управляющим входом второго блока оперативной памяти, вторым управляющим входом коммутатора и третьим входом распределителя импульсов , четвертый вход которого является синхровходом устройства, третий выход блока управления соединен с входом генератора импульсов, выход которого соединен с первым входом третьего элемента И, выход

5 10 15 20 5 о

5

которого соединен с вторым входом четвертого элемента И, а второй вход третьего элемента И соединен с четвертым выходом блока управления, третий вход которого и установочные входы первого и второго счетчиков соединены с выходом элемента ИЛИ, первый вход которого через второй ключ подключен к шине нулевого потенциала устройства, второй вход - к выходу второго формирователя, вход которого через первый ключ соединен с щиной питания устройства.

2. Устройство по п. 1, отличающееся тем, что блок управления содержит четыре элемента И, два элемента ИЛИ, элемент задержки и три триггера, объединенные первые входы первого и третьего элементов И и объединенные первые входы второго и четвертого элементов И являются первым и вторым входами блока соответственно, выходы первого и второго элементов И и выходы третьего и четвертого элементов И подключены соответственно к входам первого и второго элементов ИЛИ, выходы которых соединены с входами установки в 1 второго и третьего триггеров соответственно, выход второго элемента ИЛИ через элемент задержки соединен с выходом установки в О второго триггера и с входом установки в 1 первого триггера, вход установки в О которого и вход установки в О третьего триггера являются третьим входом блока, неинвертирующий выход первого триггера является первым выходом блока и соединен с вторыми входами первого и четвертого элементов И, инвертирующий выход является вторым выходом блока и соединен с вторыми входами второго и третьего элементов И, выходы третьего и второго триггеров являются третьим и четвертым выходами блока соответственно.

сриг.2

Составитель И, Алексеев Редактор Т. Митейко Техред И.Гайдош Корректорам. Демчнк

4412/46

Тираж 671 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб. д. 4/5

Производственно-полиграфическое предафия е, г. Ужгород ул. Проектная, 4

фиг-З

Изобретение относится к обла- fсти вычислительной техники. Цель изобретения - повьшение надежности устройства за счет исключения потер информации при вводе. Цель достигается введением блока управления, распределителя импульсов, элементов задержки, второго формирователя, элемента ШШ с их связями, которые обеспечивают сохранность информации при увеличении скорости считывания по сравнению со скоростью записи. П з.п. ф-лы, 3 ил.