Число-импульсный функциональный преобразователь Советский патент 1986 года по МПК G06F7/552 

1

Изобретение относится к автоматие и вычислительной технике, может ыть использовано для, генерирования о времени функции Vx и, является совершенствованием устройства по вт. св. № 1022160.

Цель изобретения - расширение ласса преобразуемых кодов путем реобразования как число-импульсного, так и параллельного кодов числа.

На чертеже изображена блок-схема предлагаемого устройства.

Преобразователь содержит импульсный сумматор 1, управляемый делитель 2 частоты, число-импульсньй умножитель 3, с первого по третий счетчики 4-6, триггер 7, дешифратор 8, блок 9 постоянной памяти, схему 10 сравнения, четвертый счетчик 11, элемент ИЛИ 12, эламент И 13, генератор 14 тактовых импульсов.

Перед началом работы в счетчике 4 записана единица.

Старшие разряды входной величины X подаются на входные разряды дешифратора 8, управляющего работой блока 9. Младшие разряды значения х подаются на первый вход схемы 10, второй вход которой подключен к выходным разрядам счетчика 11. С генератора 14, через элемент И 13, тактовые импульсы поступают на импульсный сумматор 1 и на счетный вход счетчика 11. Когда в счетчик 11 поступит число, равное числу, поступившему на первые входы схемы 10, то на ее выходе появится импульс, который приведет к срабатьшанию триггера 7, что, в свою очередь, приведет к закрытию элемента И 13. Это соответствует тому, что на вход импульсного сумматора с генератора 14 поступило число импульсов, соответствующее значению, поданному на первые информационные входы схемы 10. Для того, чтобы число, поступившее на импульсный сумматор 1, соответствовало числу, поступившему на схему 10, необходимо, чтобы началом поступления импульсов на импульсный сумматор 1 был момент прихода входного значения-х. с этой целью введен элемент ИЛИ 12, выход которого подключен к входу элемента И 13. Поступление значения X приводит к установлению единицы на выходе элемента ИЛИ 12 и открытию элемента И 13.

Работа импульсного сумматора 1 описывается выражением

56021 2

dm dx + dn,(1)

где dm - приращение импульсов на выходе . сумматора 1; dx - приращение импульсов на выходе элемента И 13; dn - приращение импульсов на выходе число-импульсного умножителя 3.

Работа управляемого делителя 2 частоты с учетом единицы, предварительно записанной в счетчике 4, опи сывается выражением: 1

10

dy

25

N3 + 1

dm.

(2)

5 где dy - приращение импульсов на выходе число-импульсного умножителя 3;

Nj - колич ество импульсов переполнения счетчика 5, посту- 20 пивших на вход счетчика 4. С учетом того, что с счетчика 5 Поступает код дополнения (N - у )

VT

работа число-импульсного умножителя 3 описьшается выра/кением:

an -

-dy.

(3)

где N - коэффициент пересчета счетчика 5;

у - число, записанное в счетчике 5.

С учетом (2) и (3) выражение (1) можно записать в виде:

( у )dy (4) В счетчике 4 хранятся старшие, а в счетчике 5 - младшие разряды значения у, которые можно представить как ..

У + у . (5) С учетом (5) вьгражение (4) можно представить в виде

ydy - .(6)

Интегрируя выражение (6) и подставив пределы изменения переменных, получим

zi

2

(7)

Де

У k Vx,(8)

k Щ.(9)

Блок 9 должен программироваться так, чтобы в результате его преобразования учитывался коэффициент К.

Старшие разряды преобразуемого числа будут отрабатываться блоком 9 и результат будет представляться в счетчике 6, а младшие - функциональным преобразователем с представлением результата в счетчиках 6 и 5.

Таким образом, предлагаемое устройство извлекает квадратный корень из входного числа X, Быстродействие предлагаемого устройства определяется количеством мпадших разрядов преобразуемого числа. Наиболее рационально использовать данную схему при большой разрядности аргумента, так как применение в этом случае функциональных преобразователей нецелесообразно из-за невысокого быстродействия, а блок постоянной памя- ти-из-за больших аппаратурных затрат.

Форму л а изобретения

Число-импульсный функциональный преобразователь по авт.св. № 1022160, отличающийся тем, что, с цельф расширения класса преобразуемых кодов путем преобразования как число-импульсного, так и параллельчисла, в него введены

ного кодов

элемент И, элемент ИЛИ, триггер, генератор тактовых импульсов, четвертый счетчик, схема сравнения, блок

I I I М

Редактор С.Патрушева

Составитель Д.Хан-Магомедов Техред Л. Сердюкова Корректор

Заказ 4824/48Тираж 671Подписное

ВНИШШ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

10

5

2560214

постоянной памяти и дешифратор, информационные входы которого являются входами старших разрядов параллельного кода числа устройства, а выход подключен к адресному входу блока постоянной памяти, выход которого подключен к информационному входу второго счетчика, первый информационный вход схемы сравнения является входом младших разрядов параллельного кода числа устройства, а второй информационный вход подключен к выходу четвертого счетчика, выход Равно схемь сравнения подключен к входу установки триггера, инверсный выход которого подключен к первому входу элемента И, второй и третий входы которого подключены к выходам генератора тактовых импульсов и элемента ИЛИ соответственно, выход элемента И подключен к счетному входу четвертого счетчика и второму входу импульсного сумматора, входы элемента ИЛИ подключены к входам соответствующих разрядов параллельного кода числа устройства..

20

25

4

t м м

и t и

В.Синицкая

Изобретение относится к вычислительной технике и предназначен для генерирования во времени функции/х. Изобретение является дополнительным к устройству по авт.св. № 1022160, и позволяет преобразовывать как число-импульсный, так и параллельный коды числа X . Устройство содержит четыре счетчика, импульсный сумматор, управляемый делитель частоты, двоичный умножитель, элемент И, элемент ИЛИ, генератор тактовых импульсов, блок постоянной памяти, схему сра внения, дешифратор, триггер с соответствующими связями. Квадратный корень извлекается параллельно из старпгах разрядов числа X с помощью блока постоянной памяти и из младших разрядов числа X с помощью основного устройства, ранее извест- ного. Элемент ШШ служит дешифратором поступления числа на входы па- :. раллельного кода устройства. 1 ил. § (Л |С сд Од о го