Сигнатурный анализатор Советский патент 1986 года по МПК G06F11/25 

Изобретение относится к цифровой вычислительной технике и может быть использовано для контроля и диагностирования применяемой в ней цифровой аппаратуры.

Цель изобретения - сокращение времени обнаружения многократных искажений вход- ных сигналов в одном из тактов работы многовыходного объекта контроля.

На чертеже представлена функциональная схема сигнатурного анализатора.

Он содержит первый регистр 1, сдвиговый регистр 2, второй регистр 3, группу элементов И 4, сумматоры 5 и 6 по модулю два, группу 7 информационных входов, син- хровход 8, группу 9 информационных выходов.

Сигнатурный анализатор работает еле- дующим образом.

После подачи питания регистры 2 и 3 устанавливаются в нулевое состояние, а в регистр 1 записывается двоичный код, соответствующий совокупности анализируемых выходов объекта контроля. Сигналы с выходов разрядов регистра 1, установленных в единичное состояние, поступают на вторые входы элементов И 4, разрешая прохождение сигналов с объекта контроля по соответствующим информационным входам 7 на сумматоры по модулю два 5 и 6.

Затем на входы 7 сигнатурного анализатора подаются сигналы с выходов контролируемого объекта Xi(t), X2(t),..., xm(t), а на вход 8 подаются импульсы, синхронизирующие работу объекта контроля и сигна- турного анализатора.

Сигнал xi(t) через первый элемент И 4 поступает на первый сумматор 5 по модулю два, где осуществляется его сложение по модулю два с сигналом, поступающим с выхода первого разряда регистра 3: y(t)xi(t)© ®z,(t).

Сигнал zi(t) записан в регистр 3 на предыдущем такте t-1 и равен сумме по модулю два сигнала X2(t-1) со второго информационного выхода и сигнала Z2(t-1), поступающего со 2-го разряда регистра 3:

Z,(t)X2(t-l)0Z2(t-1). Сигнал Z2(t-1),

в свою очередь, образован сигналами хз(1-2) и Z3(t-2); Z2(t-l)X3(t-2)фгз{1-2) и т.д.

Выразив значение сигналов на выходах регистра 3 через значения сигналов, поступа- ющих на информационные входы 7, получим y(t)xi(t)©X2()e...®x(t-m+l).

Таким образом, последовательность сигналов y(t) является суммой по модулю два последовательностей выходных сигналов объекта контроля, сдвинутых один относительно другого на один такт. При этом любые искажения сигналов в одном из тактов выходных последовательностей контролируемого объекта за счет введенной операции сдвига приведет к искажению по0

г

0

5

5

0

следовательности y(t) по крайней мере в одном такте.

Сумматор 5 по модулю два, связанный с регистром 2, образует формирователь сигнатур и производит деление многочлена, соответствующего последовательности y(t), на образующий полином P(t), соответствующий разрядности регистра 2 и совокупности выходов регистра 2, подключенных к входам первого сумматора 5 по модулю два. После окончания последовательности y(t) регистр 2 устанавливается в состояние, соответствующее сигнатуре-остатку от деления y(t) на P(t). Полученная сигнатура сравнивается с эталонной. Искажения в некоторых разрядах y(t) приведут к тому, что полученная сигнатура будет отличаться от эталонной, что свидетельствует о неисправности контролируемого объекта. В случае совпадения полученной и эталонной сигнатур делается вывод о работоспособности контролируемого объекта.

Таким образом, предлагаемый сигнатурный анализатор позволяет за один цикл проверки контролируемого объекта определить его отказ, заключающийся в искажении выходных сигналов в одном из тактов работы, что обусловливает сокращение времени обнаружения таких искажений.

Формула изобретения

Сигнатурный анализатор, содержащий первый регистр, группу элементов И, группу сумматоров по модулю два и сдвиговый регистр, причем первые входы элементов И являются группой информационных входов анализатора, выходы элементов И подключены к первым входам соответствующих сумматоров по модулю два, а вторые входы элементов И соединены с соответствующими выходами первого регистра, группа информационных входов которого является группой входов установки режима анализатора, выход первого сумматора по модулю два подключен к информационному входу сдвигового регистра, группа входов первого сумматора по модулю два соединена с группой выходов сдвигового регистра, синхровход анализатора соединен с синхровходом сдвигового регистра, группа выходов которого является группой выходов анализатора, отличающийся тем, что, с целью сокращения времени обнаружения многократных искажений входных сигналов, он содержит второй регистр, причем второ вход i-ro сумматора по модулю два (, т, где m - разрядность второго регистра) соединен с выходом 1-го разряда второго регистра, выход j-ro сумматора по модулю два () соединен c(j -1)-м входом второго регистра, ш-й вход которого подключен к щине нулевого потенциала, вход управления записью второго регистра соединен с синхровходом анализатора.

Изобретение относится к цифровой вычислительной технике и может быть использовано для контроля и диагностирования цифровой аппаратуры. Целью изобретения является сокращение времени обнаружения многократных искажений входных сигналов в одном из тактов работы многовыходного объекта контроля. Сигнатурный анализатор содержит два регистра, сдвиговый регистр, группу элементов И и группу сумматоров по модулю два. Первый регистр предназначен для выбора совокупности контролируемых выходов объекта контроля. Элементы памяти второго регистра обеспечивают временной сдвиг последовательностей выходных сигналов, а сумматоры по модулю два производят суммирование выходных сигналов в каждом такте с учетом временного сдвига. При этом многократное искажение выходных сигналов в одном из тактов работы объекта контроля приводит к искажению нескольких разрядов суммарной последовательности, что, в конечном счете, обусловливает сокращение времени обнаружения таких искажений. 1 ил. N5 СЛ 05