Цифровой дискриминатор Советский патент 1986 года по МПК G06F7/02 

Изобретение относится к автоматике и вычислительной технике, и может найти применение в системах регистрации и обработки случайных сигналов, в частности может быть использовано }для обработки данных, получаемых от координатографа.

Цель изобретения - расширение области применения за счет формирования сигнала о смене знака приращения и очередного после экстремума значения уровня дискриминации, равного предыдущему.

ha фиг.1 приведена структурная схема цифрового дискриминатора; на фиг.2 - функциональная схема блока управления.

Цифровой дискриминатор содержит информационный вход 1 дискриминатора, счетчик 2, регистры 3-5, схемы 6-8 сравнения, переключатель 9 уровней, блок 10 управления, коммутатор 11, сумматор 12, группу элементов И 13, вход 14 начала цикла и выходы 15 и 16 дискриминатора.

Блок 10 управления содержит элементы И 17-19, элементы ИЛИ 20 и 21, триггер 22, формирователь 23 заднего фронта импульсов, элементы 24 и 25 задержки, триггер 26 экстремума, элемент НЕ 27, триггер 28 направления, элементы 2И-И11И 29 и 30, выхо- 31-34 блока управления и входы 36 - 39.

Цифровой дискриминатор работает следующим образом.

В исходном состоянии счетчик 2 и регистры 3-5 обнулены. Нулевой потенциал с выхода элемента ИЛИ 20 блока 10 управления через коммутатор 11 подключает значение переключателя 9 уровней к входам первого слагаемого сумматора 12.

К входам второго слагаемого сумматора 12 подается при этом нулевое значение регистра 5.

Перед началом цикла обработки анализируемой величины на управлякнций вход 14 подается сигнал высокого уровня, а затем на информационный вход 1 поступает унитарный код анализируемой величины.

Этот код делится счетчиком 2 на коэффициент деления, устанавливаемый переключателем 9 уровней.

Таким образом, в конце цикла обработки анализируемой величины в счетчике 2 содержится код остатка от де

5

0

5

0

5

0

5

0

5

ления этой величины. Импульсы кратности формируются на выходе схемы 6 сравнения, которые, кроме входа установки В О счетчика 2, поступают также на управляющий вход третьего регистра 5.

При этом по фронту действия импульса, формируемого на выходе схемы 6 сравнения, происходит запись в регистр 5 значения суммы, накопленной в сумматоре 12. Данная сумма является вторым слагаемым для последующего прибавляемого числа.

В конце цикла обработки анализиру- емрй величины на управляющий вход 14 .подается сигнал низкого уровня, в соответствии с которым на выходе элемента ИЛИ 20 блока 10 управления формируется сигнал, переключающий режим коммутатора с целью прибавления к

второму слагаемому, содержащемуся в регистре 5, значения остатка от де- дения этой величины, полученного в счетчике 2.

Через время, определяемое импульсным элементом 24 задержки блока 10 управления, достаточное для получения конечной суммы, соответствукщей значению анализируемой величины, на выходах элементов задержки блока 10 управления формируются сигналы соответственно записи информации со счетчика 2 и регистра 5 в регистры 3 и 4 и сигнал вывода информации через группу элементов И 13.

Последующие циклы обработки аналогичны первому, но в конце каждого цикла на выходах блока 10 управления формируются сигналы в том случае, если на входе 35 блока 10 управления - сигнал равенства с выхода схемы 7 сравнения, т.е. начало отсчета последующих анализируемых величин совпадает с первой, и на входе 37 блока 10 управления - сигнал неравенства с выхода схемы 8 управления, т.е. значение последующей анализируемой величины не равно предыдущей.

При выполнении этих условий на выходе 15 цифрового дискриминатора формируется код анализируемой величины, совпавшей с одним из уровней, дискриминации, а также производиться смена информации в регистрах 3 и 4.

Анализ импульсной последовательности, соответствующий исследуемой функции, и принцип вьщеления участков ее возрастания и убывания с областью экстремальных значений, лежащих между уровнями дискриминации, заключается в следующем.

Если значение анализируемой величины монотонно возрастает, то оди- ночный потенциал присутствует либо на выходе Больше схемы 8 сравнения (при достижении очередного,боль- шего значения уровня дискриминации) либо на выходе Равно.

При этом реализация указанной схемы 8 сравнения может быть осуществлена одним из известных способов, например с использованием сумматоров и элементов И.

Если значение анализируемой величины начинает убывать, то одиночный потенциал присутствует либо на выход Меньше схемы 8 сравнения, либо на выходе Равно.

Указанные потенциалы через элементы 2И-ИЛИ управляют логикой работы триггера 28 детектора направлений, с прямого вывода которого на выход 16 цифрового дискриминатора подает- ся единичный потенциал (значения анализируемой величины монотонно возрастают) , либо нулевой потенциал при убывании значений анализируемой величины.

При выводе информации очередного дискриминируемого уровня сигнал с выхода второго элемента 25 задержки в блоке 10 управления устанавливает триггер 26 экстремума в нулевое со- стояние.

Триггер 26 экстремума далее может быть установлен в единичное состояние только после прихода сигнала неравенства с выхода схемы 7 сравнения на вход 35 блока 10 управления.

При наличии области перегиба со значением точек экстремума, лежащих между заданными уровнями дискриминации, единичное значение триггера 26 экстремума через элемент ИЛИ 21 разрешает выход кода анализируемой величины, совпавшей с уровнем дискриминации, равного предыдущему при поступлении сигнала равенства с выхода схемы 7 сравнения на вход 35 блока 10 управления.

Формула изобретения

Цифровой дискриминатор, содержащий счетчик, переключатель уровней, первую, вторую и третью схемы сравнения.

5

20

30

35

0

5 о

5

коммутатор, первый, второй и третий регистры, сумматор, группу элементов И, блок управления, включающий формирователь заднего фронта импульса, триггер, первый и второй элементы И, элемент ИЛИ, первый и второй элементы задержки, причем выходы переключателя уровней подключены к первым группам входов коммутатора и первой схемы сравнения, выход которого соединен с входом установки в О счетчика, счетный вход которого подключен к информационному входу дискриминатора, а выходы соединены с второй группой входов первой схемы сравнения, первой группой входов второй схемы сравнения, второй группой входов коммутатора и информационными входами первого регистра, выходы которого подключены к второй группе вхо дов второй схемы сравнения, выходы коммутатора подключены к первой группе входов сумматора, вторая -группа входов которого соединена с информационными входами второго регистра, выходами третьего регистра и первой группой входов третьей схемы сравнения, вторая группа входов которой соединена с выходами второго регистра, выходы сумматора соединены с информационными входами элементов И группы и третьего регистра, вход управления записью которого подключен к выходу первой схемы сравнения, вход начала цикла дискриминатора соединен с входом формирователя заднего фронта импульса блока управления, в котором выход формирователя заднего фронта

импульса соединен с первыми входами первого и второго элементов И и входом установки в 1 триггера, инверсный выход которого подключен к второму входу парного элемента И, выходы первого и второго элементов И соединены с входами элемента I-ITM, выход которого соединен с управляющим входом коммутатора, первый элемент задержки блока управления - с управляющими входами элементов И группы, выходы которых являются информационными выходами дискриминатора, выход первого элемента задержки блока управления через второй элемент задержки подключен к входам управления записью первого и второго регистров, второй вход второго элемента И блока управления соединен с выходом второй схемы сравнения, отличающий512

ся тем, что, с целью расширения области применения за счет формирования сигнала о смене знака прирап;ения и очередного после экстремума значения уровня дискриминации, равного предыдущему, третья схема сравнения выполнена с возможностью сравнения на больше и меньше, а в блок управления введены элемент НЕ, второй,элемент ИЛИ, третий элемент И, триггер экстремума, первьш и второй элементы 2И-ИЛИ, триггер направления, причем выход формирователя заднего фронта импульса соединен с первыми вхо- дами третьего элемента И, первой и второй групп входов элементов 2И-ИЛИ, выходы которых подключены к входам соответственно установки в 1 и О триггера направления, инверсный и прямой выходы которого подключены к вторым входам прямых групп входов соответственно первого и второго элементов 2и-ИЛИ, прямой выход триггера направления является выходом возрастания функции устройства, второй вход второго элемента И соединен с третьи92446

ми входами первых групп первого и вто рого элементов 2И-ИЛИ, четвертым входом первой группы второго элемента 2H-RriM, вторыми входами вторых групп

5 первого и второго элементов и через элемент НЕ подключен к вторрму входу третьего элемента И, выход которого соединен с входом установки в 1 триггера экстремума, вход уста0 новки в О которого подключен к выходу второго элемента задержки, а выход соединен с четвертым и пятым входами первых групп соответственно первого и второго элементов 2И-ИЛИ и

5 первым входом второго элемента ИЛИ, выход которого подключен к третьему входу второго элемента И, а второй вход объединен с пятыми входами пер- .вых групп первого и второго элемен20 тов 2И-ИЛИ и соединен с выходом равенства третьей схемы сравнения, выходы Больше и Меньше которой соединены с третьими входами вторых групп соответственно первого и второ5 го элементов 2И-ИЛИ блока управ- , ления.

Предлагаемой цифровой дискриминатор относится к области автоматики и вычислительной техники и может найти применение в системах регистрации и обработки случайных сигналов, в частности может быть использован для обработки данных, получаемых от координатографа. Целью изобретения является расширение области применения за счет формирования сигнала о смене знака приращения и очередного после экстремума значения уровня дискриминации, равного предшествующему. Дискриминатор содержит счетчик, переключатель уровней, первую, вторую и третью схемы сравнения, группу элементов И, первый, второй и третий регистры, сумматор, коммутатор и блок управления, включающий элементы И, ИЛИ, триггер, формирователь, первый и второй элементы задержки. В блок управления цифрового дискриминатора введены элемент НЕ, элементы ИЛИ, И, триггер экстремума, элементы 2И-ИЛИ, триггер-детектор направлений, а третья схема сравнения имеет-дополнительные выходы Больше и Меньше, подключенные к блоку управления. Принцип работы предлагаемого цифрового дискриминатора заключается в определении кратности анализируемой величины шагу уровней дискриминации путем деления этой величины на величину шага при условии разрешения вьшода очередного после экстремума значения уровня дискриминации, равного предшествующему. Для отсчета уровней дискриминации от первоначально поступившей анализируемой величины остаток от деления ее запоминается, а затем вычитается из последующих значений анализируемых величин. 2 ил. Q Id сл to О со ю 4 4 «

Редактор О.Юрковецкая

Составитель Е.Иванова

Техред И.Попович Корректор: л.Тяско

Заказ 5122/46Тираж 671Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

.

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4